当前位置: X-MOL 学术Analog Integr. Circ. Signal Process. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
A novel method for minimizing transient current test time by exploiting RES in SRAM
Analog Integrated Circuits and Signal Processing ( IF 1.2 ) Pub Date : 2020-12-01 , DOI: 10.1007/s10470-020-01747-1
Princy Prince , N. M. Sivamangai

As technology advances, circuit density and complexity increases in integrated circuits which make the devices vulnerable to different types of manufacturing defects. In such cases, even the occurrence of a fault may be critical. Hence, ensuring Static random access memory (SRAM) reliability and quality with high priority is essential. In this paper, an innovative approach to SRAM testing—wavelet-based transient supply current testing with modified March sequence exploiting read equivalent stress (RES) is introduced for fault detection. The main contribution of this research work is the unique testing solution that ensures a minimum test time for the detection of open defects in SRAMs. In comparison with other techniques that solely rely on the hardware implementation for fault detection, the proposed technique reduces design parameters, such as the area overhead, power consumption, hardware complexity and performance overhead. The simulation results demonstrate that the proposed technique can provide high reliability and efficiency and reduce test time (25%) compared to other methods. A complete evaluation of the proposed technique in terms of the overall memory performance is presented in this work. The main objective of this study is to investigate the efficiency of wavelet-based transient current test in detecting all open defects targeted in this work in SRAMs amidst process variations. Moreover, the conventional test time of transient current test is minimized exploiting the effects of RES.



中文翻译:

利用SRAM中的RES最小化瞬态电流测试时间的新方法

随着技术的进步,集成电路中的电路密度和复杂性增加,这使得器件容易受到不同类型的制造缺陷的影响。在这种情况下,即使发生故障也可能很关键。因此,确保高优先级的静态随机存取存储器(SRAM)的可靠性和质量至关重要。本文介绍了一种创新的SRAM测试方法,即基于小波的瞬态电源电流测试,该方法利用经过修改的March序列,利用读取等效应力(RES)进行故障检测。这项研究工作的主要贡献在于独特的测试解决方案,该解决方案可确保以最少的测试时间来检测SRAM中的开放缺陷。与仅依靠硬件实现故障检测的其他技术相比,该技术减少了设计参数,例如面积开销,功耗,硬件复杂性和性能开销。仿真结果表明,与其他方法相比,该技术可以提供较高的可靠性和效率,并减少测试时间(25%)。在这项工作中,将对所提出的技术进行整体内存性能的完整评估。这项研究的主要目的是研究基于小波的瞬态电流测试在检测SRAM在工艺变化中这项工作中所针对的所有开放缺陷时的效率。此外,利用RES的影响,可以将传统的瞬态电流测试时间最小化。仿真结果表明,与其他方法相比,该技术可以提供较高的可靠性和效率,并减少测试时间(25%)。在这项工作中,将对所提出的技术进行整体内存性能的完整评估。这项研究的主要目的是研究基于小波的瞬态电流测试在检测SRAM在工艺变化中这项工作中所针对的所有开放缺陷时的效率。此外,利用RES的影响,可以将传统的瞬态电流测试时间最小化。仿真结果表明,与其他方法相比,该技术可以提供较高的可靠性和效率,并减少测试时间(25%)。在这项工作中,将对所提出的技术进行整体内存性能的完整评估。这项研究的主要目的是研究基于小波的瞬态电流测试在检测SRAM在工艺变化中这项工作中所针对的所有开放缺陷时的效率。此外,利用RES的影响,可以将传统的瞬态电流测试时间最小化。这项研究的主要目的是研究基于小波的瞬态电流测试在检测SRAM在工艺变化中这项工作中所针对的所有开放缺陷时的效率。此外,利用RES的影响,可以将传统的瞬态电流测试时间最小化。这项研究的主要目的是研究基于小波的瞬态电流测试在检测SRAM在工艺变化中这项工作中所针对的所有开放缺陷时的效率。此外,利用RES的影响,可以将传统的瞬态电流测试时间最小化。

更新日期:2020-12-02
down
wechat
bug