Abstract Compact Si JFET model for SPICE circuit simulation in the extended temperature range from 373 K down to 73 K (+100 °C…−200 °C) is proposed. It is based on the standard JFET model Level = 3 (Statz model) with the full set of temperature-dependent parameters in the cryogenic temperature range. The universal procedure for model parameter extraction from I-V-characteristic measurement data at low temperature is developed. The simulation error does not exceed 10–15% in the temperature range 373 K…73 K. The JFET Low-T model is implemented in the form of a subcircuit and tested in popular SPICE-like circuit simulators: HSPICE, LTSpice, ADS, and OrCAD.

中文翻译：

---

用于低温的紧凑型 Si JFET 模型

摘要 提出了用于在 373 K 至 73 K (+100 °C…-200 °C) 的扩展温度范围内进行 SPICE 电路仿真的紧凑型 Si JFET 模型。它基于标准 JFET 模型 Level = 3（Statz 模型），具有低温范围内的全套温度相关参数。开发了从低温下的 IV 特性测量数据中提取模型参数的通用程序。在 373 K…73 K 的温度范围内，仿真误差不超过 10–15%。 JFET Low-T 模型以子电路的形式实现，并在流行的类似 SPICE 的电路仿真器中进行测试：HSPICE、LTSpice、ADS、和OrCAD。