ACS Mater. Lett. | 利用表面电荷掺杂提升二维异质结构人工突触器件存储性能- X-MOL资讯

当前位置： X-MOL首页 › 行业资讯 › ACS Mater. Lett. | 利用表面电荷掺杂提升二维异质结构人工突触器件存储性能

ACS Mater. Lett. | 利用表面电荷掺杂提升二维异质结构人工突触器件存储性能

材料

作者：X-MOL 2021-01-31

英文原题: Surface charge transfer doping enabled large hysteresis in van der Waals heterostructures for artificial synapse

通讯作者: Wei Chen (陈伟), National University of Singapore；时玉萌, 深圳大学

作者: Xuan Pan (潘璇), Yue Zheng (郑越), Yumeng Shi (时玉萌), Wei Chen (陈伟)

开发堪比人脑的类脑计算系统是当今科学的一大前沿。通过集成人工突触器件形成人工神经网络，可实现诸如模仿人脑的高效和自适应特性等功能。基于二维过渡金属硫化物及其范德华异质结构的浮栅型器件，由于其无悬键的原子级平整表界面和多维度信号传输等优势在人工突触应用领域得到了显著的发展。然而，浮栅效应对于导电通道的有限调制一直是制约该类型器件发展的主要因素之一。目前常用的解决手段为借助外场的静电调控，但其通常引入高的栅极偏压，进而带来相对大的能量损耗。

近日，新加坡国立大学 Chen Wei 教授和深圳大学时玉萌教授团队结合其前期工作基础，提出了利用表面电荷转移掺杂(surface charge transfer doping)调节导电通道载流子浓度进而提升器件滞回特性的思路。如图1所示，三氧化钼(MoO₃)修饰后的器件滞回窗口(memory window)显著增大，电流开关比(ON/OFF current ratio)提高了5个数量级，达到10⁷，同时滞回范围在置位和复位过程中(set and reset processes)分别增大了5.2 V和3.6 V。显著的滞回特性反映了器件存储性能的提高，这对于突触器件的运作至关重要。

图1. 器件结构示意图及其基本I-V特性

基于浮栅的电荷隧穿和MoO₃对导电通道多数载流子的耗尽是引发上述实验现象的主要因素。如图2所示，在正/负漏极偏压作用下，通过h-BN介电层隧穿到浮栅层的空穴/电子在导电通道层中感应出电子/空穴，即所谓的静电掺杂效应。感应出的电子/空穴进而导致通道中电流的增大/减小，这样的高/低电流等级被定义为ON/OFF state。与此同时，MoO₃的高功函数(~ 6.8 eV)使得大量电子从MoS₂转移到MoO₃，通道中的电子浓度由此降低，MoS₂的费米能级向价带移动。这一过程使得 1) 肖特基势垒变宽，因此在ON state的读取过程中，通道电流相较于未表面修饰(surface functionalization)的原始器件(pristine state)略有降低；2) 活化能(activation energy)增大，电子热辐射(thermal emission)的可能性降低，从而在OFF state的读取过程中，通道电流显著减少。这两个变化最终导致，在表面修饰的辅助作用下，器件I-V 的滞回窗口得到了显著增加。

图2. 载流子传输的主导机制

表面掺杂对于器件滞回特性的促进激发了更多对隧穿型存储系统的探索。通常而言，优异的电荷持久性(retention)和耐性(endurance)对于定义存储系统的有效性和实用性具有重要意义。如图3所示，在持久性测试过程中，器件的读取电流在1200 s范围内并无明显衰减；在耐性测试过程中，器件的读取电流在持续循环正/负漏极脉冲1200次范围内保持稳定的开关比。这些良好的存储特性为该器件在人工突触领域的应用奠定了基础。

图3. 器件的存储性能表征

生物突触是通过神经元之间传递信息的重要媒介。通过外部刺激操纵神经递质的释放，前突触和后突触神经元之间的连接强度发生变化，这被认为是人脑学习和记忆的潜在机制。通过类比可知，在上述器件中，施加于漏极的电信号等效于前突触端的输入脉冲，而导电通道内相应的电导值则对应于突触权重(synaptic weight)。如图4所示，包括短期/长期突触可塑性(STP/LTP)、对脉冲易化/抑制(PPF/PPD)、尖峰时序依赖可塑性(STDP)在内的典型突触功能在器件中被成功模拟。同时，经计算发现，对于单脉冲事件(single spike event)，该器件的能量损耗被控制在 pJ量级，这一低能耗值将有助于后续逻辑电路和类脑计算系统的设计。