A CMOS standard cells library of low-energy, minimum-area, and fitted for IoT applications is introduced in this paper. The paper uses two solutions to provide significant energy saving. The first is to design the library to be operating in the Near-Threshold Voltage (NTV) region. The second is to create layouts of cells at the minimum possible area that can be achieved for a given technology process. To partially recover the speed loss due to operating in the NTV region, the pMOS performance is boosted by a proposed body biasing technique that connects pMOS body to the ground. Furthermore, minimum energy consumption is considered at the selection of the library supply voltage and the selection of each cell transistor sizing, while keeping the library performing in the range of 1 MHz up to 20 MHz. This range is sufficient for IoT applications. Another challenge for the NTV is Performance Sensitivity to the process variations, which is analyzed, then a design solution is provided to assure timing closure with such sensitivity. The UMC 130 nm CMOS process technology was used to design and characterize the proposed library. Library timing and physical views were created to enable its usage in both synthesis and physical design tools. Library benchmark was done on three cryptography algorithms to show the benefit for IoT applications. The used algorithms are AEGIS-128, ASCON, and AEZ. The maximum achieved frequency for these cores is 14 MHz, 18 MHz, and 16 MHz, and the corresponding energy consumption is 4.25 pJ, 10.03 pJ, and 30.57 pJ, respectively.

本文介绍了一个低能耗、最小面积、适用于物联网应用的 CMOS 标准单元库。本文使用两种解决方案来提供显着的节能效果。第一个是设计在近阈值电压 (NTV) 区域运行的库。第二个是在给定技术工艺可以实现的最小可能面积上创建单元布局。为了部分恢复由于在 NTV 区域中运行而造成的速度损失，pMOS 性能通过将 pMOS 体连接到地的提议体偏置技术来提高。此外，在选择库电源电压和选择每个单元晶体管尺寸时考虑了最低能耗，同时保持库在 1 MHz 至 20 MHz 的范围内执行。这个范围对于物联网应用来说已经足够了。NTV 面临的另一个挑战是对工艺变化的性能敏感性，对此进行分析，然后提供设计解决方案以确保具有这种敏感性的时序收敛。UMC 130 nm CMOS 工艺技术用于设计和表征建议的库。创建库时序和物理视图以使其能够在综合和物理设计工具中使用。库基准测试是在三种密码算法上完成的，以显示物联网应用程序的好处。使用的算法有 AEGIS-128、ASCON 和 AEZ。这些内核的最大实现频率为 14 MHz、18 MHz 和 16 MHz，相应的能耗分别为 4.25 pJ、10.03 pJ 和 30.57 pJ。然后提供设计解决方案以确保具有这种灵敏度的时序收敛。UMC 130 nm CMOS 工艺技术用于设计和表征建议的库。创建库时序和物理视图以使其能够在综合和物理设计工具中使用。库基准测试是在三种密码算法上完成的，以显示物联网应用程序的好处。使用的算法有 AEGIS-128、ASCON 和 AEZ。这些内核的最大实现频率为 14 MHz、18 MHz 和 16 MHz，相应的能耗分别为 4.25 pJ、10.03 pJ 和 30.57 pJ。然后提供设计解决方案以确保具有这种灵敏度的时序收敛。UMC 130 nm CMOS 工艺技术用于设计和表征建议的库。创建库时序和物理视图以使其能够在综合和物理设计工具中使用。库基准测试是在三种密码算法上完成的，以显示物联网应用程序的好处。使用的算法有 AEGIS-128、ASCON 和 AEZ。这些内核的最大实现频率为 14 MHz、18 MHz 和 16 MHz，相应的能耗分别为 4.25 pJ、10.03 pJ 和 30.57 pJ。创建库时序和物理视图以使其能够在综合和物理设计工具中使用。库基准测试是在三种密码算法上完成的，以显示物联网应用程序的好处。使用的算法有 AEGIS-128、ASCON 和 AEZ。这些内核的最大实现频率为 14 MHz、18 MHz 和 16 MHz，相应的能耗分别为 4.25 pJ、10.03 pJ 和 30.57 pJ。创建库时序和物理视图以使其能够在综合和物理设计工具中使用。库基准测试是在三种密码算法上完成的，以显示物联网应用程序的好处。使用的算法有 AEGIS-128、ASCON 和 AEZ。这些内核的最大实现频率为 14 MHz、18 MHz 和 16 MHz，相应的能耗分别为 4.25 pJ、10.03 pJ 和 30.57 pJ。