Abstract With the increasing threat of soft errors induced bits upset, Network on Chip (NoC) as the communication infrastructure in many-core systems has been proven a reliability bottleneck in a fault tolerant parallel system. The often-used metric Architecture Vulnerability Factor (AVF), measures the architecture-level soft error impacts to compromise the design cost of fault tolerant schemes and reliability well. As a complementary of existing estimation methods about standard IP like processor and Cache, this work aims at an accelerated fault injection methodology for the fine-grain AVF assessment in NoC via two components: (1) modeling the complex fault patterns of both Multi-Cell Upsets (MCU) and Single Bit Upset (SBU) in the standard Fault Injection (FI) method; (2) accelerating the estimation via classifying and exploiting the fine-grain metrics according to different error impacts. The comprehensive simulation results using the diverse configures (e.g., varying fault model, benchmark, traffic load, network size and fault list size) also demonstrate that the proposed approach (i) shrinks the estimation inaccuracy due to MCU patterns 18.89% underestimation in no protection case and 88.92% overestimation under ECC (Error Correction Coding) protection on average; (ii) achieves about 5× speedup without estimation accuracy loss via phased pre-analysis based on fine-grain classification; (iii) verifies ECC a cost-effective mechanism to protect NoC router: soft errors reduced by about 50% over the no protection case, with only less than 2% area overhead.

中文翻译：

---

使用考虑故障注入的多单元翻转加速评估 NoC 中的细粒度 AVF

摘要 随着软错误引起的比特翻转的威胁越来越大，片上网络（NoC）作为众核系统中的通信基础设施已被证明是容错并行系统中的可靠性瓶颈。经常使用的度量架构漏洞因子 (AVF)，测量架构级软错误影响，以很好地妥协容错方案的设计成本和可靠性。作为对处理器和缓存等标准 IP 现有估计方法的补充，这项工作旨在通过两个组件为 NoC 中的细粒度 AVF 评估提供一种加速故障注入方法：(1) 对两个多单元的复杂故障模式进行建模标准故障注入 (FI) 方法中的 Upsets (MCU) 和 Single Bit Upset (SBU)；(2) 通过根据不同的误差影响对细粒度度量进行分类和利用来加速估计。使用不同配置（例如，不同的故障模型、基准、流量负载、网络大小和故障列表大小）的综合仿真结果也表明，所提出的方法 (i) 减少了由于 MCU 模式导致的估计误差 18.89% 在没有保护的情况下低估在 ECC（纠错编码）保护下平均高估 88.92%；(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。使用不同配置（例如，不同的故障模型、基准、流量负载、网络大小和故障列表大小）的综合仿真结果也表明，所提出的方法 (i) 减少了由于 MCU 模式导致的估计误差 18.89% 在没有保护的情况下低估在 ECC（纠错编码）保护下平均高估 88.92%；(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。使用不同配置（例如，不同的故障模型、基准、流量负载、网络大小和故障列表大小）的综合仿真结果也表明，所提出的方法 (i) 减少了由于 MCU 模式导致的估计误差 18.89% 在没有保护的情况下低估在 ECC（纠错编码）保护下平均高估 88.92%；(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。网络大小和故障列表大小）还表明，所提出的方法 (i) 缩小了由于 MCU 模式导致的估计误差，在没有保护的情况下平均低估了 18.89%，在 ECC（纠错编码）保护下平均高估了 88.92%；(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。网络大小和故障列表大小）还表明，所提出的方法 (i) 缩小了由于 MCU 模式导致的估计误差，在没有保护的情况下平均低估了 18.89%，在 ECC（纠错编码）保护下平均高估了 88.92%；(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。(ii) 通过基于细粒度分类的分阶段预分析，在不损失估计精度的情况下实现约 5 倍的加速；(iii) 验证 ECC 是一种保护 NoC 路由器的经济高效的机制：软错误比无保护情况减少了约 50%，区域开销仅不到 2%。