This paper aims to review recent advances and applications of abrasive processes for microelectronics fabrications.,More than 80 patents and journal and conference articles published recently are reviewed. The topics covered are chemical mechanical polishing (CMP) for semiconductor devices, key/additional process conditions for CMP, and polishing and grinding for microelectronics fabrications and fan-out wafer level packages (FOWLPs).,Many reviewed articles reported advanced CMP for semiconductor device fabrications and innovative research studies on CMP slurry and abrasives. The surface finish, sub-surface damage and the strength of wafers are important issues. The defects on wafer surfaces induced by grinding/polishing would affect the stability of diced ultra-thin chips. Fracture strengths of wafers are dependent on the damage structure induced during dicing or grinding. Different thinning processes can reduce or enhance the fracture strength of wafers. In the FOWLP technology, grinding or CMP is conducted at several key steps. Challenges come from back-grinding and the wafer warpage. As the Si chips of the over-molded FOWLPs are very thin, wafer grinding becomes critical. The strength of the FOWLPs is significantly affected by grinding.,This paper attempts to provide an introduction to recent developments and the trends in abrasive processes for microelectronics manufacturing. With the references provided, readers may explore more deeply by reading the original articles. Original suggestions for future research work are also provided.

中文翻译：

---

微电子制造研磨工艺的最新进展及应用

本文旨在回顾微电子制造研磨工艺的最新进展和应用。回顾了最近发表的 80 多项专利和期刊和会议文章。涵盖的主题包括半导体器件的化学机械抛光 (CMP)、CMP 的关键/附加工艺条件以及微电子制造和扇出晶圆级封装 (FOWLP) 的抛光和研磨。许多评论文章报道了半导体器件的高级 CMP CMP 浆料和磨料的制造和创新研究。晶片的表面光洁度、亚表面损伤和强度是重要的问题。研磨/抛光引起的晶圆表面缺陷会影响切割后的超薄芯片的稳定性。晶片的断裂强度取决于切割或研磨过程中引起的损伤结构。不同的减薄工艺可以降低或增强晶片的断裂强度。在 FOWLP 技术中，研磨或 CMP 是在几个关键步骤进行的。挑战来自背面研磨和晶圆翘曲。由于包覆成型 FOWLP 的硅芯片非常薄，因此晶圆研磨变得至关重要。FOWLP 的强度受研磨的显着​​影响。本文试图介绍微电子制造研磨工艺的最新发展和趋势。通过提供的参考资料，读者可以通过阅读原文进行更深入的探索。还提供了对未来研究工作的原始建议。不同的减薄工艺可以降低或增强晶片的断裂强度。在 FOWLP 技术中，研磨或 CMP 是在几个关键步骤进行的。挑战来自背面研磨和晶圆翘曲。由于包覆成型 FOWLP 的硅芯片非常薄，因此晶圆研磨变得至关重要。FOWLP 的强度受研磨的显着​​影响。本文试图介绍微电子制造研磨工艺的最新发展和趋势。通过提供的参考资料，读者可以通过阅读原文进行更深入的探索。还提供了对未来研究工作的原始建议。不同的减薄工艺可以降低或增强晶片的断裂强度。在 FOWLP 技术中，研磨或 CMP 是在几个关键步骤进行的。挑战来自背面研磨和晶圆翘曲。由于包覆成型 FOWLP 的硅芯片非常薄，因此晶圆研磨变得至关重要。FOWLP 的强度受研磨的显着​​影响。本文试图介绍微电子制造研磨工艺的最新发展和趋势。通过提供的参考资料，读者可以通过阅读原文进行更深入的探索。还提供了对未来研究工作的原始建议。由于包覆成型 FOWLP 的硅芯片非常薄，因此晶圆研磨变得至关重要。FOWLP 的强度受研磨的显着​​影响。本文试图介绍微电子制造研磨工艺的最新发展和趋势。通过提供的参考资料，读者可以通过阅读原文进行更深入的探索。还提供了对未来研究工作的原始建议。由于包覆成型 FOWLP 的硅芯片非常薄，因此晶圆研磨变得至关重要。FOWLP 的强度受研磨的显着​​影响。本文试图介绍微电子制造研磨工艺的最新发展和趋势。通过提供的参考资料，读者可以通过阅读原文进行更深入的探索。还提供了对未来研究工作的原始建议。