The significant physical challenges of Complementary Metal Oxide Semiconductor (CMOS) technology drives it on the brink of ultimate limit. With the surfacing of tremendous research findings, Quantum dot cellular automata (QCA) has emerged as a new technology in nanoscale era as a viable alternative to CMOS technology. Besides its wide acceptance, QCA-based nanoscale circuits are highly susceptible to huge fault/error rates. Thus, the fault tolerance and testability have become the utmost necessity for ensuring reliable QCA circuit. Toward this direction, conservative logic plays a vital role to achieve such reliability. In this paper, a Conservative Full Adder (CFA) is proposed with a simplified testable logic to detect the internal fault in the circuit. A simple majority–minority-based testing logic in the circuit is augmented for the detection of conservative (bit preserving) nature. Besides the testable feature, the full adder is chosen for its versatility in Arithmetic and Logic Unit (ALU) synthesis. Experimental result establishes the superiority of the proposed logic in terms of design capability as well as testability. Also, a comprehensive analysis of energy dissipation is performed to ensure the robustness of the proposed testable conservative adder. The QCA layout design and functional verification of the design are performed using the QCADesigner tool and Hardware Description Language for QCA (HDLQ) tool, respectively. The QCAPro simulator is used to evaluate the energy dissipation of the circuit.

中文翻译：

---

CFA：在 QCA 中实现具有增强可靠性的保守全加器

互补金属氧化物半导体 (CMOS) 技术面临的重大物理挑战将其推向了极限的边缘。随着大量研究成果的浮出水面，量子点元胞自动机（QCA）已成为纳米时代的新技术，作为CMOS技术的可行替代方案。除了广泛接受之外，基于 QCA 的纳米级电路还极易受到巨大故障/错误率的影响。因此，容错性和可测试性已成为保证 QCA 电路可靠的最大必要条件。朝着这个方向，保守逻辑在实现这种可靠性方面起着至关重要的作用。在本文中，提出了一种具有简化可测试逻辑的保守全加器 (CFA) 来检测电路中的内部故障。电路中一个简单的基于多数 - 少数的测试逻辑被增强以检测保守（位保留）性质。除了可测试的特性外，选择全加器是因为它在算术和逻辑单元 (ALU) 综合中的多功能性。实验结果证明了所提出的逻辑在设计能力和可测试性方面的优越性。此外，对能量耗散进行了综合分析，以确保所提出的可测试保守加法器的鲁棒性。QCA 版图设计和设计的功能验证分别使用 QCADesigner 工具和 QCA 硬件描述语言 (HDLQ) 工具执行。QCAPro 模拟器用于评估电路的能量耗散。选择全加器是因为它在算术和逻辑单元 (ALU) 综合中的多功能性。实验结果证明了所提出的逻辑在设计能力和可测试性方面的优越性。此外，对能量耗散进行了综合分析，以确保所提出的可测试保守加法器的鲁棒性。QCA 版图设计和设计的功能验证分别使用 QCADesigner 工具和 QCA 硬件描述语言 (HDLQ) 工具执行。QCAPro 模拟器用于评估电路的能量耗散。选择全加器是因为它在算术和逻辑单元 (ALU) 综合中的多功能性。实验结果证明了所提出的逻辑在设计能力和可测试性方面的优越性。此外，对能量耗散进行了综合分析，以确保所提出的可测试保守加法器的鲁棒性。QCA 版图设计和设计的功能验证分别使用 QCADesigner 工具和 QCA 硬件描述语言 (HDLQ) 工具执行。QCAPro 模拟器用于评估电路的能量耗散。对能量耗散进行了综合分析，以确保所提出的可测试保守加法器的鲁棒性。QCA 版图设计和设计的功能验证分别使用 QCADesigner 工具和 QCA 硬件描述语言 (HDLQ) 工具执行。QCAPro 模拟器用于评估电路的能量耗散。对能量耗散进行了综合分析，以确保所提出的可测试保守加法器的鲁棒性。QCA 版图设计和设计的功能验证分别使用 QCADesigner 工具和 QCA 硬件描述语言 (HDLQ) 工具执行。QCAPro 模拟器用于评估电路的能量耗散。