Minor-embedding heuristics have become an indispensable tool for compiling problems in quadratically unconstrained binary optimization (QUBO) into the hardware graphs of quantum and CMOS annealing processors. While recent embedding heuristics have been developed for annealers of moderate size (about 2000 nodes), the size of the latest CMOS annealing processor (with 102,400 nodes) poses entirely new demands on the embedding heuristic. This raises the question, if recent embedding heuristics can maintain meaningful embedding performance on hardware graphs of increasing size. Here, we develop an improved version of the probabilistic-swap-shift-annealing (PSSA) embedding heuristic [which has recently been demonstrated to outperform the standard embedding heuristic by D-Wave Systems (Cai et al. in http://arxiv.org/abs/1406.2741, 2014)] and evaluate its embedding performance on hardware graphs of increasing size. For random cubic and Barábasi–Albert graphs we find the embedding performance of improved PSSA to consistently exceed the threshold of the best known complete graph embedding by a factor of 3.2 and 2.8, respectively, up to hardware graphs with 102,400 nodes. On the other hand, for random graphs with constant edge density not even improved PSSA can overcome the deterministic threshold guaranteed by the existence of the best known complete graph embedding. Finally, we prove a new upper bound on the maximal embeddable size of complete graphs into hardware graphs of CMOS annealers and show that the embedding performance of its currently best known complete graph embedding has optimal order for hardware graphs with fixed coordination number.

小嵌入启发法已成为将二次无约束二进制优化（QUBO）中的问题编译到量子和CMOS退火处理器的硬件图中必不可少的工具。尽管已经为中等大小的退火器（约2000个节点）开发了最新的嵌入试探法，但最新的CMOS退火处理器（具有102,400个节点）的大小对嵌入试探法提出了全新的要求。这就提出了一个问题，即最近的嵌入启发式方法是否可以在大小增加的硬件图中保持有意义的嵌入性能。在这里，我们开发了概率交换移位退火（PSSA）嵌入启发式算法的改进版本[​​最近已被D-Wave Systems证明优于标准的嵌入启发式算法（Cai等人，网址为http：// arxiv。 org / abs / 1406.2741，2014）]，并在尺寸越来越大的硬件图中评估其嵌入性能。对于随机三次立方图和Barábasi–Albert图，我们发现改进的PSSA的嵌入性能始终以最著名的完整图嵌入阈值分别超过3.2和2.8倍，直至具有102,400个节点的硬件图。另一方面，对于具有恒定边缘密度的随机图，甚至没有改进的PSSA都无法克服由最知名的完整图嵌入所保证的确定性阈值。最后，我们证明了完整图的最大可嵌入尺寸到CMOS退火器的硬件图中的新上限，并证明了其目前最广为人知的完整图嵌入的嵌入性能对于具有固定配位数的硬件图具有最佳顺序。对于随机三次立方图和Barábasi–Albert图，我们发现改进的PSSA的嵌入性能始终以最著名的完整图嵌入阈值分别超过3.2和2.8倍，直至具有102,400个节点的硬件图。另一方面，对于具有恒定边缘密度的随机图，甚至没有改进的PSSA也无法克服由最知名的完整图嵌入所保证的确定性阈值。最后，我们证明了完整图的最大可嵌入尺寸到CMOS退火器的硬件图中的新上限，并证明了其目前最广为人知的完整图嵌入的嵌入性能对于具有固定配位数的硬件图具有最佳顺序。对于随机三次立方图和Barábasi–Albert图，我们发现改进的PSSA的嵌入性能始终以最著名的完整图嵌入阈值分别超过3.2和2.8倍，直至具有102,400个节点的硬件图。另一方面，对于具有恒定边缘密度的随机图，甚至没有改进的PSSA都无法克服由最知名的完整图嵌入所保证的确定性阈值。最后，我们证明了完整图的最大可嵌入尺寸到CMOS退火器的硬件图中的新上限，并证明了其目前最广为人知的完整图嵌入的嵌入性能对于具有固定配位数的硬件图具有最佳顺序。另一方面，对于具有恒定边缘密度的随机图，甚至没有改进的PSSA都无法克服由最知名的完整图嵌入所保证的确定性阈值。最后，我们证明了完整图的最大可嵌入尺寸到CMOS退火器的硬件图中的新上限，并证明了其目前最广为人知的完整图嵌入的嵌入性能对于具有固定配位数的硬件图具有最佳顺序。另一方面，对于具有恒定边缘密度的随机图，甚至没有改进的PSSA都无法克服由最知名的完整图嵌入所保证的确定性阈值。最后，我们证明了完整图的最大可嵌入尺寸到CMOS退火器的硬件图中的新上限，并证明了其目前最广为人知的完整图嵌入的嵌入性能对于具有固定配位数的硬件图具有最佳顺序。