The conventional approach to implementing analogue integrated circuits in nano-scale complementary metal oxide semiconductor (CMOS) technologies relies basically on circuit simulations using the SPICE models provided by the foundries. Depending on the circuit complexity, the designer should, however, spend a significant amount of time sizing the metal oxide semiconductor field effect transistors such that maximum efficiency is achieved for minimum power consumption and silicon area. Analytical-based design procedures can assist the designer in confronting the sizing challenge of the metal oxide semiconductor (MOS) devices. The procedures are, however, dependent on circuit topology, model parameters, and device physics. This study aims at presenting a systematic approach for analysis and design of analogue circuits in scaled CMOS. For this purpose, the behaviour of short-channel MOS devices is characterised in various process and temperature corners using an updated matrix representation of different device scales, bias conditions, and small-signal parameters. The details to effectively extract the matrix derivation of the technology model files are presented, enabling to devise generalised functions for the design and analysis of the circuits. The design examples include a 0.39 V - 28 μA reference circuit, and a 7.50 μA/V operational-transconductance amplifier with 1.0 V voltage supply in 90-nm CMOS.

中文翻译：

---

使用广义的系统电路设计和分析 G_米/一世MOS器件的_D功能

在纳米级互补金属氧化物半导体（CMOS）技术中实现模拟集成电路的常规方法基本上依赖于使用代工厂提供的SPICE模型进行电路仿真。然而，取决于电路的复杂性，设计人员应花费大量时间确定金属氧化物半导体场效应晶体管的尺寸，以便在最小的功耗和硅面积上实现最大的效率。基于分析的设计程序可以帮助设计人员应对金属氧化物半导体（MOS）器件的尺寸挑战。但是，该过程取决于电路拓扑，模型参数和设备物理特性。这项研究旨在提供一种用于按比例缩放CMOS中的模拟电路的分析和设计的系统方法。以此目的，使用不同器件规模，偏置条件和小信号参数的更新矩阵表示，可以在各种工艺和温度拐角处表征短通道MOS器件的行为。提出了有效提取技术模型文件的矩阵推导的详细信息，从而可以设计用于电路设计和分析的通用功能。设计示例包括一个0.39 V-28μA的基准电路，以及一个在90 nm CMOS中具有1.0 V电压电源的7.50μA/ V运算跨导放大器。提出了有效提取技术模型文件的矩阵推导的详细信息，从而可以设计用于电路设计和分析的通用功能。设计示例包括一个0.39 V-28μA的基准电路，以及一个在90 nm CMOS中具有1.0 V电压电源的7.50μA/ V运算跨导放大器。介绍了有效提取技术模型文件的矩阵推导的详细信息，从而可以设计用于电路设计和分析的通用功能。设计示例包括一个0.39 V-28μA的基准电路，以及一个在90 nm CMOS中具有1.0 V电压电源的7.50μA/ V运算跨导放大器。