A custom hardware coprocessor is described to improve the efficiency of applications using arithmetic in the Galois field GF(2) and the extension fields GF( $2^{m}$ ). The evaluation of such processor enhancements requires a variety of test exercises based on GF(2) arithmetic. Various test procedures are presented, which leverage the properties of finite fields to exercise the GF(2) arithmetic coprocessor incorporated with a 32-bit field-programmable gate array (FPGA)-based soft processor (Nios II). Up to 60 times speed improvement was achieved in typical calculations using the coprocessor. Résumé—Un coprocesseur personnalisé a été décrit pour améliorer l’efficacité des applications utilisant l’arithmétique en extension de Galois GF(2) et l’extension de corps GF(2m). L’évaluation des améliorations d’un tel processeur nécessite une variété d’exercices tests qui se basent sur l’arithmétique de GF(2). De nombreux tests de procédures ont été présentés, ils exploitent les propriétés des corps finis afin d’exercer le coprocesseur arithmétique GF(2). Ce dernier a été incorporé sur une matrice de portes programmables par l’utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II). La vitesse des calculs a été améliorée jusqu’à 60 fois en utilisant le processeur.

中文翻译：

---

GF(2) Coprocessor Méthodologie de test pour un coprocesseur GF(2) 的测试方法

描述了一个定制的硬件协处理器来提高在 Galois 域 GF(2) 和扩展域 GF( $2^{m}$ ) 中使用算术的应用程序的效率。对此类处理器增强功能的评估需要基于 GF(2) 算法的各种测试练习。介绍了各种测试程序，这些程序利用有限域的属性来练习与基于 32 位现场可编程门阵列 (FPGA) 的软处理器 (Nios II) 相结合的 GF(2) 算术协处理器。在使用协处理器的典型计算中，速度提高了 60 倍。简历—Un coprocesseur personnalisé a été décrit pour améliorer l'efficacité des Applications utilisant l'arithmétique en extension de Galois GF(2) et l'extension de corps GF(2m)。L'évaluation des améliorations d'un tel processeur nécessite une variété d'exercices 测试 qui se baseent sur l'arithmétique de GF(2)。De nombreux tests de procédures ont été présentés, ils Exploent les propriétés des corps finis afin d'exercer le coprocesseur arithmétique GF(2)。Ce dernier a été incorporé sur une matrice de portes Programmables par l'utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II)。La vitesse des calculs a été améliorée jusqu'à 60 fois en utilisant le processeur。Ce dernier a été incorporé sur une matrice de portes Programmables par l'utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II)。La vitesse des calculs a été améliorée jusqu'à 60 fois en utilisant le processeur。Ce dernier a été incorporé sur une matrice de portes Programmables par l'utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II)。La vitesse des calculs a été améliorée jusqu'à 60 fois en utilisant le processeur。