In this paper, an evolutionary computation-based optimal design of low power, high gain inductive source degenerated CMOS cascode low noise amplifier (LNA) circuit is presented for 2.4[Formula: see text]GHz frequency. The main challenge for the design of radio frequency (RF) LNAs at nanometer range is the thermal noise generated in the short-channel MOSFETs. The short-channel effects (SCEs), such as velocity saturation and channel-length modulation, are considered for the design of CMOS LNA. The evolutionary algorithm taken for this work is Moth-Flame Optimization (MFO) algorithm. MFO is utilized for the optimization of noise figure (NF) while satisfying all the other design performance parameters like gain, matching parameters at input/output, power dissipation, linearity, stability. Optimal values of the sizes of the transistors and other design parameters in designing the LNA circuit are also obtained from the MFO algorithm. The CMOS LNA circuit is designed by using MFO-based optimal design parameters in CADENCE software with a standard 0.18[Formula: see text][Formula: see text]m CMOS process. The designed LNA shows a gain of 15.28[Formula: see text]dB, NF of 0.376[Formula: see text]dB, the power dissipation of 936[Formula: see text][Formula: see text]W and IIP3 of [Formula: see text][Formula: see text]dBm at 2.4[Formula: see text]GHz. The designed LNA achieves better trade-off which results in an FOM of 42.3[Formula: see text]mW[Formula: see text] and may be useful in the receiver module of IEEE 802.15.4 for WLAN applications.

中文翻译：

---

用于 IEEE 802.15.4/蓝牙应用的超低功耗 2.4 GHz LNA 的优化设计

在本文中，针对2.4[公式：见正文]GHz频率，提出了一种基于进化计算的低功耗、高增益电感源退化CMOS级联低噪声放大器（LNA）电路的优化设计。设计纳米级射频 (RF) LNA 的主要挑战是短沟道 MOSFET 中产生的热噪声。CMOS LNA 的设计考虑了短通道效应 (SCE)，例如速度饱和和通道长度调制。这项工作采用的进化算法是蛾火焰优化（MFO）算法。MFO 用于优化噪声系数 (NF)，同时满足所有其他设计性能参数，如增益、输入/输出匹配参数、功耗、线性度、稳定性。在设计LNA电路时，晶体管尺寸和其他设计参数的最佳值也是从MFO算法中获得的。CMOS LNA电路采用CADENCE软件中基于MFO的最优设计参数设计，采用标准0.18[公式：见正文][公式：见正文]m CMOS工艺。设计的LNA增益为15.28[公式：见文]dB，NF为0.376[公式：见文]dB，功耗为936[公式：见文][公式：见文]W和[公式：见文]的IIP3 ：见正文][公式：见正文]dBm at 2.4[公式：见正文]GHz。设计的 LNA 实现了更好的折衷，其 FOM 为 42.3[公式：参见文本]mW[公式：参见文本]，并且可能在 IEEE 802.15.4 的接收器模块中用于 WLAN 应用。CMOS LNA电路采用CADENCE软件中基于MFO的最优设计参数设计，采用标准0.18[公式：见正文][公式：见正文]m CMOS工艺。设计的LNA增益为15.28[公式：见文]dB，NF为0.376[公式：见文]dB，功耗为936[公式：见文][公式：见文]W和[公式：见文]的IIP3 ：见正文][公式：见正文]dBm at 2.4[公式：见正文]GHz。设计的 LNA 实现了更好的折衷，其 FOM 为 42.3[公式：参见文本]mW[公式：参见文本]，并且可能在 IEEE 802.15.4 的接收器模块中用于 WLAN 应用。CMOS LNA电路采用CADENCE软件中基于MFO的最优设计参数设计，采用标准0.18[公式：见正文][公式：见正文]m CMOS工艺。设计的LNA增益为15.28[公式：见文]dB，NF为0.376[公式：见文]dB，功耗为936[公式：见文][公式：见文]W和[公式：见文]的IIP3 ：见正文][公式：见正文]dBm at 2.4[公式：见正文]GHz。设计的 LNA 实现了更好的折衷，其 FOM 为 42.3[公式：参见文本]mW[公式：参见文本]，并且可能在 IEEE 802.15.4 的接收器模块中用于 WLAN 应用。见文]dB，936[公式：见文][公式：见文]W和IIP3的[公式：见文][公式：见文]dBm在2.4[公式：见文]GHz时的功耗。设计的 LNA 实现了更好的折衷，其 FOM 为 42.3[公式：参见文本]mW[公式：参见文本]，并且可能在 IEEE 802.15.4 的接收器模块中用于 WLAN 应用。见文]dB，936[公式：见文][公式：见文]W和IIP3的[公式：见文][公式：见文]dBm在2.4[公式：见文]GHz时的功耗。设计的 LNA 实现了更好的折衷，其 FOM 为 42.3[公式：参见文本]mW[公式：参见文本]，并且可能在 IEEE 802.15.4 的接收器模块中用于 WLAN 应用。