当前位置: X-MOL 学术arXiv.cs.OH › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
Deep Learning-Based FPGA Function Block Detection Method using an Image-Coded Representation of Bitstream
arXiv - CS - Other Computer Science Pub Date : 2020-07-20 , DOI: arxiv-2007.11434
Minzhen Chen and Peng Liu (Zhejiang University, Hangzhou, China)

Examining field-programmable gate array (FPGA) bitstream is found to help detect known function blocks, which offers assistance and insight to analyze the circuit's system function. Our goal is to detect one or more than one function block in FPGA design from a complete bitstream by utilizing the latest deep learning techniques, which do not require manually designing features. To this end, in this paper, we propose a deep learning-based FPGA function block detection method by transforming the bitstream into a three-channel color image. In specific, we first analyze the format of the bitstream to find the mapping relationship between the configuration bits and configurable logic blocks. Next, an image-coded representation of bitstream is proposed suitable for deep learning processing. This bitstream-to-image transformation takes into account of the adjacency nature of the programmable logic as well as high degree of redundancy of configuration information. With the color images transformed from bitstreams as the training dataset, a deep learning-based object detection algorithm is applied for generating the function block detection results. The effects of EDA tools, input size of the deep neural network, and the data arrangement of representation on the detection accuracy are explored. The Xilinx Zynq-7000 SoCs and Xilinx Zynq UltraScale+ MPSoCs are adopted to verify the proposed method, and the results show that the mean Average Precision (IoU=0.5) for 10 function blocks is as high as 97.72% for YOLOv3 detector.

中文翻译:

使用比特流的图像编码表示的基于深度学习的 FPGA 功能块检测方法

检查现场可编程门阵列 (FPGA) 比特流有助于检测已知功能块,从而为分析电路的系统功能提供帮助和洞察力。我们的目标是利用最新的深度学习技术从一个完整的比特流中检测 FPGA 设计中的一个或多个功能块,不需要手动设计功能。为此,在本文中,我们通过将比特流转换为三通道彩色图像,提出了一种基于深度学习的 FPGA 功能块检测方法。具体来说,我们首先分析比特流的格式,找出配置位和可配置逻辑块之间的映射关系。接下来,提出了一种适用于深度学习处理的比特流的图像编码表示。这种比特流到图像的转换考虑了可编程逻辑的邻接特性以及配置信息的高度冗余。以从比特流转换而来的彩色图像作为训练数据集,应用基于深度学习的目标检测算法来生成功能块检测结果。探讨了 EDA 工具、深度神经网络的输入大小以及表示的数据排列对检测精度的影响。采用 Xilinx Zynq-7000 SoC 和 Xilinx Zynq UltraScale+ MPSoC 对所提出的方法进行验证,结果表明 YOLOv3 检测器的 10 个功能块的平均平均精度 (IoU=0.5) 高达 97.72%。以从比特流转换而来的彩色图像作为训练数据集,应用基于深度学习的目标检测算法来生成功能块检测结果。探讨了 EDA 工具、深度神经网络的输入大小以及表示的数据排列对检测精度的影响。采用 Xilinx Zynq-7000 SoC 和 Xilinx Zynq UltraScale+ MPSoC 对所提出的方法进行验证,结果表明 YOLOv3 检测器的 10 个功能块的平均平均精度 (IoU=0.5) 高达 97.72%。以从比特流转换而来的彩色图像作为训练数据集,应用基于深度学习的目标检测算法来生成功能块检测结果。探讨了 EDA 工具、深度神经网络的输入大小以及表示的数据排列对检测精度的影响。采用 Xilinx Zynq-7000 SoC 和 Xilinx Zynq UltraScale+ MPSoC 对所提出的方法进行验证,结果表明 YOLOv3 检测器的 10 个功能块的平均平均精度 (IoU=0.5) 高达 97.72%。并对检测精度的表征数据进行了探索。采用 Xilinx Zynq-7000 SoC 和 Xilinx Zynq UltraScale+ MPSoC 对所提出的方法进行验证,结果表明 YOLOv3 检测器的 10 个功能块的平均平均精度 (IoU=0.5) 高达 97.72%。并对检测精度的表征数据进行了探索。采用 Xilinx Zynq-7000 SoC 和 Xilinx Zynq UltraScale+ MPSoC 对所提出的方法进行验证,结果表明 YOLOv3 检测器的 10 个功能块的平均平均精度 (IoU=0.5) 高达 97.72%。
更新日期:2020-07-23
down
wechat
bug