This paper presents a novel simple 4-D dissipative autonomous hyperchaotic system with a saddle-point index-2 equilibrium point. The dynamics of the new system consists of nine terms with two nonlinear terms. Thus, the proposed system is one of the simplest 4-D hyperchaotic systems. The new system also shows multistability behavior for some range of its parameters. Bifurcation diagrams, Lyapunov spectrum, Kaplan–Yorke dimension, and phase plots are used to analyze the complex dynamical behavior of the system. The discrete-time equivalent of the presented hyperchaotic system is made by using the Euler algorithm for improving the embedded chaos-based engineering applications on FPGA. Then, the design of a novel TRNG having chaotic entropy seed has been performed utilizing FPGA-based 4-D hyperchaotic system structure. The Euler-based model in the creation phase on FPGA has been described using VHDL with 32-bit IEEE 754-1985 floating-point format. The designed hyperchaotic system and TRNG unit have been synthesized using Xilinx ISE Design Tools, and chip statistics obtained from place-and-route process have been presented by testing in the Virtex-6 FPGA chip of Xilinx family. The numbers generated in high data rates of 185.447 Mbit/s have been obtained with 370.894 MHz clock frequency for the implementation of the novel TRNG unit. In the last stage, randomness tests of the generated random numbers have been carried out and the generated random numbers have passed successfully all randomness tests.

中文翻译：

---

具有鞍点指数 2 平衡点和多稳定性的新型简单 4-D 超混沌系统：设计和基于 FPGA 的应用

本文提出了一种新颖的简单 4-D 耗散自治超混沌系统，其具有鞍点指数 2 平衡点。新系统的动力学由九项和两个非线性项组成。因此，所提出的系统是最简单的 4-D 超混沌系统之一。新系统还显示了其某些参数范围内的多稳定性行为。分岔图、Lyapunov 谱、Kaplan-Yorke 维数和相位图用于分析系统的复杂动力学行为。所提出的超混沌系统的离散时间等效是通过使用欧拉算法来改进嵌入式基于混沌的工程应用程序在 FPGA 上的。然后，利用基于 FPGA 的 4-D 超混沌系统结构设计了具有混沌熵种子的新型 TRNG。已经使用具有 32 位 IEEE 754-1985 浮点格式的 VHDL 描述了在 FPGA 上创建阶段的基于 Euler 的模型。所设计的超混沌系统和 TRNG 单元已使用 Xilinx ISE 设计工具进行综合，并通过在 Xilinx 家族的 Virtex-6 FPGA 芯片中进行测试来呈现从布局布线过程中获得的芯片统计数据。以 185.447 Mbit/s 的高数据速率生成的数字是在 370.894 MHz 时钟频率下获得的，用于实现新型 TRNG 单元。最后阶段对生成的随机数进行了随机性测试，生成的随机数成功通过了所有的随机性测试。所设计的超混沌系统和 TRNG 单元已使用 Xilinx ISE 设计工具进行综合，并通过在 Xilinx 家族的 Virtex-6 FPGA 芯片中进行测试来呈现从布局布线过程中获得的芯片统计数据。以 185.447 Mbit/s 的高数据速率生成的数字是在 370.894 MHz 时钟频率下获得的，用于实现新型 TRNG 单元。最后阶段对生成的随机数进行了随机性测试，生成的随机数成功通过了所有的随机性测试。所设计的超混沌系统和 TRNG 单元已使用 Xilinx ISE 设计工具进行综合，并通过在 Xilinx 家族的 Virtex-6 FPGA 芯片中进行测试来呈现从布局布线过程中获得的芯片统计数据。以 185.447 Mbit/s 的高数据速率生成的数字是在 370.894 MHz 时钟频率下获得的，用于实现新型 TRNG 单元。最后阶段对生成的随机数进行了随机性测试，生成的随机数成功通过了所有的随机性测试。用于实现新型 TRNG 单元的 894 MHz 时钟频率。最后阶段对生成的随机数进行了随机性测试，生成的随机数成功通过了所有的随机性测试。用于实现新型 TRNG 单元的 894 MHz 时钟频率。最后阶段对生成的随机数进行了随机性测试，生成的随机数成功通过了所有的随机性测试。