当前位置: X-MOL 学术IEEE Trans. Nanotechnol. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
Novel Design Approach of Extended Gate-On-Source based Charge-Plasma Vertical-Nanowire TFET: Proposal and Extensive Analysis
IEEE Transactions on Nanotechnology ( IF 2.1 ) Pub Date : 2020-01-01 , DOI: 10.1109/tnano.2020.2993565
Naveen Kumar , Ashish Raman

While quenching the thirst of device scaling, it is utmost necessary not to compromise device performance. Thus, the scaling of tunnel devices is much efficient as compared to Field-Effect Transistors. A dopingless Nanowire (NW) Tunnel Field Effect Transistor (TFET) is proposed and analyzed in the submitted work. Intrinsic silicon is used as a base material for the NWTFET structure. The required doping for the proper working of TFET is induced by implementing the Charge-Plasmatechnique. The vertical NWTFET structure is scaled down to smaller dimensions to show the possibility and consistent performance of Nano-TFET devices. The proposed structure provides a better solution for the requirement of stringent conditions. The scaled-down source/drain length is kept equal to the Debye length to compensate for the need of abrupt junction at the source-channel interface. Several device parameters and analog characteristics are calculated to understand the proposed device behavior at different operating biases. The proposed deviceswitches with a steep subthreshold slope while maintaining ultra-low OFF-state current. The subthreshold slope is lowest for silicon-based TFET devices ever reported. The linearity parameters are calculated to check the effect of noise introduced within the device due to scaled-down dimensions. The proposeddevice is optimized by using Dual-Metal-Gate and Gate-On-Source technique. The achieved drain current is approx. 10 μA/μm for gate bias equal to 1 V.

中文翻译:

扩展基于源极栅极的电荷等离子体垂直纳米线 TFET 的新型设计方法:提案和广泛分析

在满足设备缩放的需求的同时,最有必要的是不损害设备性能。因此,与场效应晶体管相比,隧道器件的缩放非常有效。在提交的工作中提出并分析了无掺杂纳米线 (NW) 隧道场效应晶体管 (TFET)。本征硅用作 NWTFET 结构的基础材料。TFET 正常工作所需的掺杂是通过实施电荷等离子体技术引起的。垂直 NWTFET 结构被缩小到更小的尺寸,以展示 Nano-TFET 器件的可能性和一致的性能。所提出的结构为严格条件的要求提供了更好的解决方案。按比例缩小的源极/漏极长度保持等于德拜长度,以补偿源极-沟道界面处突变结的需要。计算了几个器件参数和模拟特性,以了解在不同操作偏压下所提出的器件行为。所提出的器件以陡峭的亚阈值斜率切换,同时保持超低的关断状态电流。亚阈值斜率是迄今为止报道的基于硅的 TFET 器件的最低值。计算线性度参数以检查由于尺寸缩小而在设备内引入的噪声影响。所提出的器件通过使用双金属栅极和源极栅极技术进行了优化。实现的漏极电流约为。10 μA/μm,栅极偏置等于 1 V。计算了几个器件参数和模拟特性,以了解在不同操作偏压下提出的器件行为。所提出的器件以陡峭的亚阈值斜率切换,同时保持超低的关断状态电流。亚阈值斜率是迄今为止报道的基于硅的 TFET 器件的最低值。计算线性度参数以检查由于尺寸缩小而在设备内引入的噪声影响。所提出的器件通过使用双金属栅极和源极栅极技术进行了优化。实现的漏极电流约为。10 μA/μm,栅极偏置等于 1 V。计算了几个器件参数和模拟特性,以了解在不同操作偏压下提出的器件行为。所提出的器件以陡峭的亚阈值斜率切换,同时保持超低的关断状态电流。亚阈值斜率是迄今为止报道的基于硅的 TFET 器件的最低值。计算线性度参数以检查由于尺寸缩小而在设备内引入的噪声影响。所提出的器件通过使用双金属栅极和源极栅极技术进行了优化。实现的漏极电流约为。10 μA/μm,栅极偏置等于 1 V。亚阈值斜率是有史以来报道的基于硅的 TFET 器件的最低值。计算线性度参数以检查由于尺寸缩小而在设备内引入的噪声影响。所提出的器件通过使用双金属栅极和源极栅极技术进行了优化。实现的漏极电流约为。10 μA/μm,栅极偏置等于 1 V。亚阈值斜率是有史以来报道的基于硅的 TFET 器件的最低值。计算线性度参数以检查由于尺寸缩小而在设备内引入的噪声影响。所提出的器件通过使用双金属栅极和源极栅极技术进行了优化。实现的漏极电流约为。10 μA/μm,栅极偏置等于 1 V。
更新日期:2020-01-01
down
wechat
bug