Soft errors in network-on-chip (NoC) such as single bit upsets and multibit upsets cause hazardous effects such as congestion, deadlock, livelock, and corruption of data. Error-correcting codes (ECCs) are the best choices to handle these soft errors in links and memory buffers of NoC, which is the need of all modern systems, including internet of thing (IoT) edge devices. Many of these ECCs cannot correct both random and burst errors. Specific codes possess the correction and detection capability at the cost of an increase in area, latency, and energy. In this article, a coding technique is proposed by using a single error correction double error detection-triple adjacent error correction-six adjacent error detection (SEC-DED-TAEC-6AED) (24,16) I5, that provides both random and burst error fault tolerance for NoC. The proposed technique decreases the area, energy, and latency cost of the whole NoC. It also reduces the area overhead to 173.41% and 117.91% compare to joint crosstalk avoidance multiple error correction (JCAMEC) and joint crosstalk multiple error correction (JMEC), respectively. Besides, the delay overhead of the proposed technique reduces to 4.2% and 91.97% compared with JCAMEC and JMEC, respectively. The simulation results show that the proposed code possesses an enhanced ability of error correction and detection with 3.5 times less redundant bits and a 30% fast code rate compared with JMEC and JCAMEC. Hence, the proposed scheme can effectively be used for detecting and correcting single and multiple bit errors for on-chip communication.

中文翻译：

---

一种用于物联网边缘设备可靠片上通信的节能、低开销故障缓解技术

片上网络 (NoC) 中的软错误（例如单比特翻转和多比特翻转）会导致诸如拥塞、死锁、活锁和数据损坏等危险影响。纠错码 (ECC) 是处理 NoC 链路和内存缓冲区中这些软错误的最佳选择，这是所有现代系统（包括物联网 (IoT) 边缘设备）的需要。许多这些 ECC 不能同时纠正随机和突发错误。特定代码以增加面积、延迟和能量为代价具有校正和检测能力。本文提出了一种编码技术，采用单纠错双纠错-三邻纠错-六邻纠错（SEC-DED-TAEC-6AED）（24,16）I5，提供随机和突发NoC 的错误容错。所提出的技术减少了整个 NoC 的面积、能量和延迟成本。与联合串扰避免多重纠错 (JCAMEC) 和联合串扰多重纠错 (JMEC) 相比，它还分别将面积开销减少到 173.41% 和 117.91%。此外，与 JCAMEC 和 JMEC 相比，所提出技术的延迟开销分别降低到 4.2% 和 91.97%。仿真结果表明，与JMEC和JCAMEC相比，所提出的编码具有增强的纠错和检测能力，冗余位减少3.5倍，码率提高30%。因此，所提出的方案可以有效地用于检测和纠正片上通信的单个和多个比特错误。91% 分别与联合串扰避免多重纠错 (JCAMEC) 和联合串扰多重纠错 (JMEC) 相比。此外，与 JCAMEC 和 JMEC 相比，所提出技术的延迟开销分别降低到 4.2% 和 91.97%。仿真结果表明，与JMEC和JCAMEC相比，所提出的编码具有增强的纠错和检测能力，冗余位减少3.5倍，码率提高30%。因此，所提出的方案可以有效地用于检测和纠正片上通信的单个和多个比特错误。91% 分别与联合串扰避免多重纠错 (JCAMEC) 和联合串扰多重纠错 (JMEC) 相比。此外，与 JCAMEC 和 JMEC 相比，所提出技术的延迟开销分别降低到 4.2% 和 91.97%。仿真结果表明，与JMEC和JCAMEC相比，所提出的编码具有增强的纠错和检测能力，冗余位减少3.5倍，码率提高30%。因此，所提出的方案可以有效地用于检测和纠正片上通信的单个和多个比特错误。与 JCAMEC 和 JMEC 相比分别为 97%。仿真结果表明，与JMEC和JCAMEC相比，所提出的编码具有增强的纠错和检测能力，冗余位减少3.5倍，码率提高30%。因此，所提出的方案可以有效地用于检测和纠正片上通信的单个和多个比特错误。与 JCAMEC 和 JMEC 相比分别为 97%。仿真结果表明，与JMEC和JCAMEC相比，所提出的编码具有增强的纠错和检测能力，冗余位减少3.5倍，码率提高30%。因此，所提出的方案可以有效地用于检测和纠正片上通信的单个和多个比特错误。