A 28-GHz passive frequency tripler for 5G New Radio (NR) is demonstrated in 45-nm SOI CMOS. A symmetric antiparallel pair of series varactor (SAPSV) topology is proposed to reduce the conversion loss (CL) and increase the output power by realizing symmetric $C$ – $V$ curves with only n-type varactors and simplified dc biasing. Compact on-chip LC networks provide 13.6− and 20.1-dBc rejection for fundamental and second harmonics, respectively, from 27.1 to 32.4 GHz (17.8%). The measured minimum CL is 24.3 dB, and the maximum output power is −8 dBm. Conversion loss variation is not more than 3 dB when the input power range varies from 8 to 20 dBm. The tripler only adds a 9.66-dB integrated phase noise measured from 1 to 100 kHz at 28.95 GHz.

中文翻译：

---

在 45-nm SOI CMOS 中具有 n 型变容二极管的 28-GHz 无源三倍频器

在 45-nm SOI CMOS 中展示了用于 5G 新无线电 (NR) 的 28-GHz 无源频率三倍器。提出了一种对称反并联串联变容二极管对 (SAPSV) 拓扑，以通过实现对称变换来降低转换损耗 (CL) 并增加输出功率。 $C$ —— $V$ 只有 n 型变容二极管和简化的直流偏置的曲线。紧凑的片上 LC 网络分别为 27.1 至 32.4 GHz (17.8%) 的基波和二次谐波提供 13.6-dBc 和 20.1-dBc 抑制。测得的最小 CL 为 24.3 dB，最大输出功率为 -8 dBm。当输入功率范围从 8 到 20 dBm 变化时，转换损耗变化不超过 3 dB。三倍频器仅增加了 9.66-dB 的集成相位噪声，在 28.95 GHz 时从 1 kHz 到 100 kHz 测量。