当前位置: X-MOL 学术IEEE Trans. Comput. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
Impeccable Circuits
IEEE Transactions on Computers ( IF 3.7 ) Pub Date : 2020-03-01 , DOI: 10.1109/tc.2019.2948617
Anita Aghaie , Amir Moradi , Shahram Rasoolzadeh , Aein Rezaei Shahmirzadi , Falk Schellenberg , Tobias Schneider

By injecting faults, active physical attacks pose serious threats to cryptographic hardware where Concurrent Error Detection (CED) schemes are promising countermeasures. They are usually based on an Error-Detecting Code (EDC) which enables detecting certain injected faults depending on the specification of the underlying code. Here, we propose a methodology to enable correct, practical, and robust implementation of code-based CEDs. We show that straightforward hardware implementations of given code-based CEDs can suffer from severe vulnerabilities, not providing the desired protection level. In particular, propagation of faults into combinatorial logic is often ignored in security evaluation of these schemes. First, we formally define this detrimental effect and demonstrate its destructive impact. Second, we introduce an implementation strategy to limit the fault propagation effect. Third, in contrast to many other works where the fault coverage is the main focus, we present a detailed implementation strategy which can guarantee the detection of any fault covered by the underlying EDC. This holds for any time of the computation and any location in the circuit, both in data processing and control unit. In short, we provide practical guidelines how to construct efficient CED schemes with arbitrary EDCs to achieve the desired protection level. We practically evaluate the efficiency of our methodology by case studies covering different symmetric block ciphers and various linear EDCs.

中文翻译:

无可挑剔的电路

通过注入故障,主动物理攻击对加密硬件构成严重威胁,其中并发错误检测 (CED) 方案是有希望的对策。它们通常基于错误检测代码 (EDC),它可以根据底层代码的规范检测某些注入的故障。在这里,我们提出了一种方法来实现基于代码的 CED 的正确、实用和稳健的实施。我们表明,给定的基于代码的 CED 的简单硬件实现可能会遭受严重的漏洞,无法提供所需的保护级别。特别是,在这些方案的安全评估中,错误传播到组合逻辑中经常被忽略。首先,我们正式定义了这种不利影响并证明了其破坏性影响。第二,我们引入了一种实现策略来限制故障传播的影响。第三,与许多其他以故障覆盖为主要焦点的工作相比,我们提出了一个详细的实现策略,可以保证检测到底层 EDC 覆盖的任何故障。这适用于计算的任何时间和电路中的任何位置,包括数据处理和控制单元。简而言之,我们提供了如何使用任意 EDC 构建高效 CED 方案以实现所需保护级别的实用指南。我们通过涵盖不同对称分组密码和各种线性 EDC 的案例研究来实际评估我们方法的效率。我们提出了一个详细的实现策略,可以保证检测到底层 EDC 覆盖的任何故障。这适用于计算的任何时间和电路中的任何位置,包括数据处理和控制单元。简而言之,我们提供了如何使用任意 EDC 构建高效 CED 方案以实现所需保护级别的实用指南。我们通过涵盖不同对称分组密码和各种线性 EDC 的案例研究来实际评估我们方法的效率。我们提出了一个详细的实现策略,可以保证检测到底层 EDC 覆盖的任何故障。这适用于计算的任何时间和电路中的任何位置,包括数据处理和控制单元。简而言之,我们提供了如何使用任意 EDC 构建高效 CED 方案以实现所需保护级别的实用指南。我们通过涵盖不同对称分组密码和各种线性 EDC 的案例研究来实际评估我们方法的效率。
更新日期:2020-03-01
down
wechat
bug