Verifying arithmetic circuits and most prominently multiplier circuits is an important problem which in practice still requires substantial manual effort. The currently most effective approach uses polynomial reasoning over pseudo boolean polynomials. In this approach a word-level specification is reduced by a Gröbner basis which is implied by the gate-level representation of the circuit. This reduction returns zero if and only if the circuit is correct. We give a rigorous formalization of this approach including soundness and completeness arguments. Furthermore we present a novel incremental column-wise technique to verify gate-level multipliers. This approach is further improved by extracting full- and half-adder constraints in the circuit which allows to rewrite and reduce the Gröbner basis. We also present a new technical theorem which allows to rewrite local parts of the Gröbner basis. Optimizing the Gröbner basis reduces computation time substantially. In addition we extend these algebraic techniques to verify the equivalence of bit-level multipliers without using a word-level specification. Our experiments show that regular multipliers can be verified efficiently by using off-the-shelf computer algebra tools, while more complex and optimized multipliers require more sophisticated techniques. We discuss in detail our complete verification approach including all optimizations.

中文翻译：

---

使用计算机代数对算术电路进行逐列增量验证

验证算术电路和最突出的乘法器电路是一个重要的问题，在实践中仍然需要大量的人工。目前最有效的方法是使用多项式推理而不是伪布尔多项式。在这种方法中，字级规范通过 Gröbner 基础减少，该基础由电路的门级表示暗示。当且仅当电路正确时，这种减少返回零。我们对这种方法进行了严格的形式化，包括健全性和完整性论证。此外，我们提出了一种新颖的逐列增量技术来验证门级乘法器。这种方法通过提取电路中的全加器和半加器约束得到进一步改进，允许重写和减少 Gröbner 基。我们还提出了一个新的技术定理，它允许重写 Gröbner 基的局部部分。优化 Gröbner 基大大减少了计算时间。此外，我们扩展这些代数技术以验证位级乘法器的等效性，而无需使用字级规范。我们的实验表明，可以使用现成的计算机代数工具有效地验证常规乘法器，而更复杂和优化的乘法器需要更复杂的技术。我们详细讨论了我们完整的验证方法，包括所有优化。我们的实验表明，可以使用现成的计算机代数工具有效地验证常规乘法器，而更复杂和优化的乘法器需要更复杂的技术。我们详细讨论了我们完整的验证方法，包括所有优化。我们的实验表明，可以使用现成的计算机代数工具有效地验证常规乘法器，而更复杂和优化的乘法器需要更复杂的技术。我们详细讨论了我们完整的验证方法，包括所有优化。