Recent progress in p-GaN trench-filling epitaxy has shown promise for the demonstration of GaN superjunction (SJ) devices. However, the presence of n-type interface charges at the regrowth interfaces has been widely observed. These interface charges pose great challenges to the design and performance evaluation of SJ devices. This work presents an analytical model for SJ devices with interface charges for the first time. In our model, two approaches are proposed to compensate interface charges, by the modulation of the SJ doping or the SJ geometry. Based on our model, an analytical study is conducted for GaN SJ transistors, revealing the design windows and optimal values of doping concentration and pillar width as a function of interface charge density. Finally, TCAD simulation is performed for vertical GaN SJ transistors, which validated our analytical model. Our results show that, with optimal designs, interface charges would only induce small degradation in the performance of GaN SJ devices. However, with the increased interface charge density, the design windows for pillar width and doping concentration become increasingly narrow and the upper limit in the pillar width window reduces quickly. When the interface charge density exceeds $\sim 3\times 10^{12}$ cm−2, the design window of pillar width completely falls into the sub-micron range, indicating significant difficulties in fabrication. Vertical GaN SJ transistors with interface charges retain great advantages over conventional GaN power transistors, but have narrower design windows and require different design rules compared to ideal GaN SJ devices.

中文翻译：

---

带界面电荷的超结功率晶体管：GaN 案例研究

p-GaN 沟槽填充外延的最新进展已显示出用于演示 GaN 超结 (SJ) 器件的前景。然而，在再生界面处存在 n 型界面电荷已被广泛观察到。这些界面电荷对超结器件的设计和性能评估提出了巨大的挑战。这项工作首次提出了具有界面电荷的 SJ 器件的分析模型。在我们的模型中，提出了两种方法来补偿界面电荷，通过 SJ 掺杂或 SJ 几何形状的调制。基于我们的模型，对 GaN SJ 晶体管进行了分析研究，揭示了作为界面电荷密度函数的掺杂浓度和柱宽的设计窗口和最佳值。最后，对垂直 GaN SJ 晶体管进行 TCAD 模拟，这验证了我们的分析模型。我们的结果表明，通过优化设计，界面电荷只会导致 GaN SJ 器件性能的小幅下降。然而，随着界面电荷密度的增加，柱宽和掺杂浓度的设计窗口越来越窄，柱宽窗口的上限迅速降低。当界面电荷密度超过 $\sim 3\times 10^{12}$ cm−2 时，柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。界面电荷只会导致 GaN SJ 器件性能的小幅下降。然而，随着界面电荷密度的增加，柱宽和掺杂浓度的设计窗口越来越窄，柱宽窗口的上限迅速降低。当界面电荷密度超过 $\sim 3\times 10^{12}$ cm−2 时，柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。界面电荷只会导致 GaN SJ 器件性能的小幅下降。然而，随着界面电荷密度的增加，柱宽和掺杂浓度的设计窗口越来越窄，柱宽窗口的上限迅速降低。当界面电荷密度超过 $\sim 3\times 10^{12}$ cm−2 时，柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。柱宽和掺杂浓度的设计窗口越来越窄，柱宽窗口的上限迅速减小。当界面电荷密度超过 $\sim 3\times 10^{12}$ cm−2 时，柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。柱宽和掺杂浓度的设计窗口越来越窄，柱宽窗口的上限迅速减小。当界面电荷密度超过 $\sim 3\times 10^{12}$ cm−2 时，柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。柱宽的设计窗口完全落入亚微米范围，表明制造难度很大。具有界面电荷的垂直 GaN SJ 晶体管保留了与传统 GaN 功率晶体管相比的巨大优势，但与理想的 GaN SJ 器件相比，设计窗口更窄，并且需要不同的设计规则。