Abstract

It is well known that timing jitter can degrade the bit error rate of receivers that recover the clock from input data. However, timing jitter can also result in an indefinite increase in the settling time of clock recovery circuits, particularly in low swing mesochronous systems. Mesochronous clock retiming circuits are required in repeaterless low swing on-chip interconnects. We first discuss how timing jitter can result in a large increase in the settling time of the clock recovery circuit. Next, the circuit is modelled as a Markov chain with absorbing states. The mean time to absorption of the Markov chain, which represents the mean settling time of the circuit, is determined. The model is validated through behavioural simulations of the circuit, the results of which match well with the model predictions. We consider circuits with (1) data dependent jitter, (2) random jitter, and (3) combination of both of them. We show that a mismatch between the strengths of up and down corrections of the retiming can reduce the settling time. In particular, a 10% mismatch can reduce the mean settling time by up to 40%. We leverage this fact toward improving the settling time performance, and propose useful techniques based on biased training sequences and mismatched charge pumps. We also present a coarse+fine clock retiming circuit, which can operate in coarse first mode, to reduce the settling time substantially. These fast settling retiming circuits are verified with circuit simulations.

中文翻译：

---

抖动对同步时钟重定时电路建立时间的影响

摘要

众所周知，定时抖动会降低从输入数据中恢复时钟的接收器的误码率。但是，时序抖动还会导致时钟恢复电路的建立时间无限期增加，尤其是在低摆幅同步系统中。无中继器低摆幅片上互连需要同步时钟重定时电路。我们首先讨论定时抖动如何导致时钟恢复电路的建立时间大大增加。接下来，将电路建模为具有吸收态的马尔可夫链。确定代表电路的平均建立时间的吸收马尔可夫链的平均时间。该模型通过电路的行为仿真进行了验证，其结果与模型预测非常吻合。我们考虑具有（1）数据相关抖动，（2）随机抖动和（3）两者组合的电路。我们表明，重定时的上下校正强度之间的不匹配可以减少建立时间。特别是，失配10％可使平均建立时间减少多达40％。我们利用这一事实来改善建立时间性能，并基于有偏见的训练序列和不匹配的电荷泵提出有用的技术。我们还提出了一种粗略+精细时钟重定时电路，该电路可以在粗略的第一模式下工作，以大幅减少建立时间。这些快速建立重定时电路已通过电路仿真验证。我们表明，重定时的上下校正强度之间的不匹配可以减少建立时间。特别是，失配10％可使平均建立时间减少多达40％。我们利用这一事实来改善建立时间性能，并基于有偏见的训练序列和不匹配的电荷泵提出有用的技术。我们还提出了一种粗略+精细时钟重定时电路，该电路可以在粗略的第一模式下工作，以大幅减少建立时间。这些快速建立重定时电路已通过电路仿真验证。我们表明，重定时的上下校正强度之间的不匹配可以减少建立时间。特别是，失配10％可使平均建立时间减少多达40％。我们利用这一事实来改善建立时间性能，并基于有偏见的训练序列和不匹配的电荷泵提出有用的技术。我们还提出了一种粗略+精细时钟重定时电路，该电路可以在粗略的第一模式下工作，以大幅减少建立时间。这些快速建立重定时电路已通过电路仿真验证。我们还提出了一种粗略+精细时钟重定时电路，该电路可以在粗略的第一模式下工作，以大幅减少建立时间。这些快速建立重定时电路已通过电路仿真验证。我们还提出了一种粗略+精细时钟重定时电路，该电路可以在粗略的第一模式下工作，以大幅减少建立时间。这些快速建立重定时电路已通过电路仿真验证。