当前位置: X-MOL 学术IEEE Trans. Circ. Syst. Video Technol. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
A Compact VLSI System for Bio-inspired Visual Motion Estimation
IEEE Transactions on Circuits and Systems for Video Technology ( IF 8.3 ) Pub Date : 2018-04-01 , DOI: 10.1109/tcsvt.2016.2630848
Cong Shi 1 , Gang Luo 1
Affiliation  

This paper proposes a bio-inspired visual motion estimation algorithm based on motion energy, along with its compact very-large-scale integration (VLSI) architecture using low-cost embedded systems. The algorithm mimics motion perception functions of retina, V1, and MT neurons in a primate visual system. It involves operations of ternary edge extraction, spatiotemporal filtering, motion energy extraction, and velocity integration. Moreover, we propose the concept of confidence map to indicate the reliability of estimation results on each probing location. Our algorithm involves only additions and multiplications during runtime, which is suitable for low-cost hardware implementation. The proposed VLSI architecture employs multiple (frame, pixel, and operation) levels of pipeline and massively parallel processing arrays to boost the system performance. The array unit circuits are optimized to minimize hardware resource consumption. We have prototyped the proposed architecture on a low-cost field-programmable gate array platform (Zynq 7020) running at 53-MHz clock frequency. It achieved 30-frame/s real-time performance for velocity estimation on $160 \times 120$ probing locations. A comprehensive evaluation experiment showed that the estimated velocity by our prototype has relatively small errors (average endpoint error < 0.5 pixel and angular error < 10°) for most motion cases.

中文翻译:

用于仿生视觉运动估计的紧凑型 VLSI 系统

本文提出了一种基于运动能量的仿生视觉运动估计算法,以及使用低成本嵌入式系统的紧凑型超大规模集成 (VLSI) 架构。该算法模拟灵长类视觉系统中视网膜、V1 和 MT 神经元的运动感知功能。它涉及三元边缘提取、时空滤波、运动能量提取和速度积分等操作。此外,我们提出了置信图的概念来表示每个探测位置上估计结果的可靠性。我们的算法只涉及运行时的加法和乘法,适合低成本的硬件实现。所提出的 VLSI 架构采用多个(帧、像素、和操作)级别的管道和大规模并行处理阵列,以提高系统性能。优化阵列单元电路以最小化硬件资源消耗。我们已经在以 53 MHz 时钟频率运行的低成本现场可编程门阵列平台 (Zynq 7020) 上对所提议的架构进行了原型设计。它在 160 美元 \ 120 美元的探测位置上实现了 30 帧/秒的速度估计实时性能。综合评估实验表明,对于大多数运动情况,我们的原型估计的速度具有相对较小的误差(平均端点误差 < 0.5 像素和角度误差 < 10°)。我们已经在以 53 MHz 时钟频率运行的低成本现场可编程门阵列平台 (Zynq 7020) 上对所提议的架构进行了原型设计。它在 160 美元 \ 120 美元的探测位置上实现了 30 帧/秒的速度估计实时性能。综合评估实验表明,对于大多数运动情况,我们的原型估计的速度具有相对较小的误差(平均端点误差 < 0.5 像素和角度误差 < 10°)。我们已经在以 53 MHz 时钟频率运行的低成本现场可编程门阵列平台 (Zynq 7020) 上对所提议的架构进行了原型设计。它在 160 美元 \ 120 美元的探测位置上实现了 30 帧/秒的速度估计实时性能。综合评估实验表明,对于大多数运动情况,我们的原型估计的速度具有相对较小的误差(平均端点误差 < 0.5 像素和角度误差 < 10°)。
更新日期:2018-04-01
down
wechat
bug