A method is proposed which aims at reducing the numbers of look-up table (LUT) elements in logic circuits of Mealy finite state machines (FSMs). The FSMs with twofold state assignment are discussed. The reduction is achieved due to using two cores of LUTs for generating partial Boolean functions. One core is based on maximum binary state codes. The second core uses extended state codes. Such an approach allows reducing the number of LUTs in the block of state codes’ transformation. The proposed approach leads to LUT-based Mealy FSM circuits having three levels of logic blocks. Each partial function for any core is represented by a single-LUT circuit. A formal method is proposed for redistribution of states between these cores. An example of synthesis is shown to explain peculiarities of the proposed method. An example of state redistribution is given. The results of experiments conducted with standard benchmarks show that the double-core approach produces LUT-based FSM circuits with better area-temporal characteristics than they are for circuits produced by other investigated methods (Auto and One-hot of Vivado, JEDI, and twofold state assignment). Both the LUT counts and maximum operating frequencies are improved. The gain in LUT counts varies from 5.74% to 36.92%, and the gain in frequency varies from 5.42% to 12.4%. These improvements are connected with a very small growth of the power consumption (less than 1%). The advantages of the proposed approach increase as the number of FSM inputs and states increases.

中文翻译：

---

使用双核结构减少基于 FPGA 的 Mealy FSM 中的 LUT 数量

提出了一种旨在减少 Mealy 有限状态机 (FSM) 逻辑电路中查找表 (LUT) 元素数量的方法。讨论了具有双重状态分配的 FSM。由于使用 LUT 的两个核心来生成部分布尔函数，从而实现了减少。一个内核基于最大二进制状态码。第二个核心使用扩展状态代码。这种方法允许减少状态代码转换块中的 LUT 数量。所提出的方法导致基于 LUT 的 Mealy FSM 电路具有三层逻辑块。任何内核的每个部分功能都由单个 LUT 电路表示。提出了一种形式化的方法来重新分配这些核之间的状态。显示了一个合成示例来解释所提出方法的特性。给出了一个状态再分配的例子。使用标准基准进行的实验结果表明，双核方法产生的基于 LUT 的 FSM 电路比其他研究方法（Vivado 的 Auto 和 One-hot、JEDI 和 twofold状态分配）。LUT 计数和最大工作频率都得到了改善。LUT 计数增益从 5.74% 到 36.92% 不等，频率增益从 5.42% 到 12.4% 不等。这些改进与功耗的非常小的增长（不到 1%）有关。所提出的方法的优势随着 FSM 输入和状态数量的增加而增加。使用标准基准进行的实验结果表明，双核方法产生的基于 LUT 的 FSM 电路比其他研究方法（Vivado 的 Auto 和 One-hot、JEDI 和 twofold状态分配）。LUT 计数和最大工作频率都得到了改善。LUT 计数增益从 5.74% 到 36.92% 不等，频率增益从 5.42% 到 12.4% 不等。这些改进与功耗的非常小的增长（不到 1%）有关。所提出的方法的优势随着 FSM 输入和状态数量的增加而增加。使用标准基准进行的实验结果表明，双核方法产生的基于 LUT 的 FSM 电路比其他研究方法（Vivado 的 Auto 和 One-hot、JEDI 和 twofold状态分配）。LUT 计数和最大工作频率都得到了改善。LUT 计数增益从 5.74% 到 36.92% 不等，频率增益从 5.42% 到 12.4% 不等。这些改进与功耗的非常小的增长（不到 1%）有关。所提出的方法的优势随着 FSM 输入和状态数量的增加而增加。LUT 计数和最大工作频率都得到了改善。LUT 计数增益从 5.74% 到 36.92% 不等，频率增益从 5.42% 到 12.4% 不等。这些改进与功耗的非常小的增长（不到 1%）有关。所提出的方法的优势随着 FSM 输入和状态数量的增加而增加。LUT 计数和最大工作频率都得到了改善。LUT 计数增益从 5.74% 到 36.92% 不等，频率增益从 5.42% 到 12.4% 不等。这些改进与功耗的非常小的增长（不到 1%）有关。所提出的方法的优势随着 FSM 输入和状态数量的增加而增加。