Owing to its good compression ability, discrete cosine transform (DCT) is widely used in signal processing, including high-efficiency video coding (HEVC). For efficient implementation, approximate DCTs and integer DCTs were proposed, but the challenge in the tradeoff between coding performance and implementation cost always exists. To solve this problem, this article proposes a new algorithm to derive Int-DCT with good coding performance and low hardware cost. To address the multiobjective optimization problem, we extract information from the initially shortlisted transform matrices to derive the weighting factors for the different matrices properties. Those properties having a higher impact to the performance are assigned with higher weights and vice versa. Subsequently, an efficient search algorithm is proposed to shortlist those candidates which can lead to better coding performance evaluated by the proposed measure. Last but not the least, a splitting method is proposed to search the efficient extended double-base number system (EDBNS) representation of the coefficients for hardware implementation and select the solution which encounters the lowest cost. The experimental results in ASIC demonstrate that the implementation area and power cost of designs by the new algorithm are reduced by at least 11.1% and 17.5% for 32-point transform, respectively, over other competing algorithms. Meanwhile, the transforms generated by the proposed algorithm causes negligible impact to coding performance compared to the original transforms in HEVC.

中文翻译：

---

一种为 HEVC 推导高性能和低硬件成本 DCT 的新算法

由于其良好的压缩能力，离散余弦变换（DCT）被广泛用于信号处理，包括高效视频编码（HEVC）。为了高效实现，提出了近似DCT和整数DCT，但编码性能和实现成本之间的权衡始终存在挑战。为了解决这个问题，本文提出了一种新的算法来导出具有良好编码性能和低硬件成本的Int-DCT。为了解决多目标优化问题，我们从最初入围的变换矩阵中提取信息，以导出不同矩阵属性的权重因子。那些对性能有更高影响的属性被赋予更高的权重，反之亦然。随后，提出了一种有效的搜索算法来筛选那些可以通过所提出的措施评估更好的编码性能的候选者。最后但并非最不重要的是，提出了一种分裂方法来搜索系数的有效扩展双基数系统 (EDBNS) 表示以用于硬件实现，并选择遇到最低成本的解决方案。ASIC 中的实验结果表明，对于 32 点变换，与其他竞争算法相比，新算法的设计实现面积和功耗成本分别减少了至少 11.1% 和 17.5%。同时，与 HEVC 中的原始变换相比，所提出算法生成的变换对编码性能的影响可以忽略不计。最后但并非最不重要的是，提出了一种分裂方法来搜索系数的有效扩展双基数系统 (EDBNS) 表示以用于硬件实现，并选择遇到最低成本的解决方案。ASIC 中的实验结果表明，对于 32 点变换，与其他竞争算法相比，新算法的设计实现面积和功耗成本分别减少了至少 11.1% 和 17.5%。同时，与 HEVC 中的原始变换相比，所提出算法生成的变换对编码性能的影响可以忽略不计。最后但并非最不重要的是，提出了一种分裂方法来搜索系数的有效扩展双基数系统 (EDBNS) 表示以用于硬件实现，并选择遇到最低成本的解决方案。ASIC 中的实验结果表明，对于 32 点变换，与其他竞争算法相比，新算法的设计实现面积和功耗成本分别减少了至少 11.1% 和 17.5%。同时，与 HEVC 中的原始变换相比，所提出算法生成的变换对编码性能的影响可以忽略不计。提出了一种分裂方法来搜索用于硬件实现的系数的有效扩展双基数系统（EDBNS）表示，并选择遇到最低成本的解决方案。ASIC 中的实验结果表明，对于 32 点变换，与其他竞争算法相比，新算法的设计实现面积和功耗成本分别减少了至少 11.1% 和 17.5%。同时，与 HEVC 中的原始变换相比，所提出算法生成的变换对编码性能的影响可以忽略不计。提出了一种分裂方法来搜索用于硬件实现的系数的有效扩展双基数系统（EDBNS）表示，并选择遇到最低成本的解决方案。ASIC 中的实验结果表明，对于 32 点变换，与其他竞争算法相比，新算法的设计实现面积和功耗成本分别减少了至少 11.1% 和 17.5%。同时，与 HEVC 中的原始变换相比，所提出算法生成的变换对编码性能的影响可以忽略不计。