当前位置: X-MOL 学术IEEE Trans. Nucl. Sci. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
Multiplexing Firmware Prototypes for the Global Trigger Subsystem of ATLAS Phase-II Upgrade
IEEE Transactions on Nuclear Science ( IF 1.8 ) Pub Date : 2021-08-03 , DOI: 10.1109/tns.2021.3102081
F. Bonini , M. Begel , H. Chen , K. Chen , H. Liu , D. Matakias , S. Tang , H. Xu , W. Yin , E. Zhivun

As part of the ATLAS experiment’s Phase-II Upgrade, improved trigger hardware and algorithms will be implemented onto a single-level architecture. The global trigger (GT) subsystem is a new firmware (FW)-focused project designed to meet stringent requirements from the high-luminosity runs of the large hadron collider (LHC). The global multiplexer (MUX) is the input aggregating stage of the GT; it performs three main tasks: 1) aggregating data from several sources, connected with more than 2300 input fibers, under different protocols; 2) time-multiplexing the incoming data, to sort the packets per bunch-crossing (BC) events, by compensating the relative skews across the various serial input channels; and 3) transmitting, in a round-robin fashion, the sorted BC data to the global event processor (GEP) array, which is the following stage of the GT subsystem and is composed of 48 nodes, each one processing a single BC event. Two MUX FW prototypes for the Global Feature EXtractor (gFEX, part of the liquid argon calorimeter trigger) inputs have been designed, implemented, and validated on a gFEX production board, for up to 72 input and output channels. A four-channel version has been completed with I/O interfaces and validated in a full-chain design, accepting 8b/10b encoded inputs at 11.2 Gb/s and transmitting at 25.78125 Gb/s under Xilinx Aurora 64b/66b protocol. The total latency has been benchmarked in all of its contributing subcomponents and proven to meet the requirements from the Technical Design Report for the Phase-II Upgrade of the trigger and data acquisition system.

中文翻译:

ATLAS Phase-II升级全局触发子系统的多路复用固件原型

作为 ATLAS 实验第二阶段升级的一部分,改进的触发硬件和算法将实施到单级架构上。全局触发 (GT) 子系统是一个以固件 (FW) 为重点的新项目,旨在满足大型强子对撞机 (LHC) 高亮度运行的严格要求。全局多路复用器 (MUX) 是 GT 的输入聚合级;它执行三个主要任务:1) 聚合来自多个来源的数据,在不同的协议下与 2300 多条输入光纤相连;2) 对输入数据进行时分复用,通过补偿跨多个串行输入通道的相对偏差,对每个束交叉 (BC) 事件的数据包进行排序;3) 以循环方式将排序后的 BC 数据传输到全局事件处理器 (GEP) 数组,这是 GT 子系统的下一阶段,由 48 个节点组成,每个节点处理一个 BC 事件。用于全局特征提取器(gFEX,液氩量热计触发器的一部分)输入的两个 MUX FW 原型已在 gFEX 生产板上设计、实施和验证,最多可用于 72 个输入和输出通道。四通道版本已经完成,带有 I/O 接口并在全链设计中得到验证,接受 11.2 Gb/s 的 8b/10b 编码输入并在 Xilinx Aurora 64b/66b 协议下以 25.78125 Gb/s 传输。总延迟已在其所有贡献子组件中进行了基准测试,并被证明符合触发和数据采集系统第二阶段升级的技术设计报告中的要求。用于全局特征提取器(gFEX,液氩量热计触发器的一部分)输入的两个 MUX FW 原型已在 gFEX 生产板上设计、实施和验证,最多可用于 72 个输入和输出通道。四通道版本已经完成,带有 I/O 接口并在全链设计中得到验证,接受 11.2 Gb/s 的 8b/10b 编码输入并在 Xilinx Aurora 64b/66b 协议下以 25.78125 Gb/s 传输。总延迟已在其所有贡献子组件中进行了基准测试,并被证明符合触发和数据采集系统第二阶段升级的技术设计报告中的要求。用于全局特征提取器(gFEX,液氩量热计触发器的一部分)输入的两个 MUX FW 原型已在 gFEX 生产板上设计、实施和验证,最多可用于 72 个输入和输出通道。四通道版本已经完成,带有 I/O 接口并在全链设计中得到验证,接受 11.2 Gb/s 的 8b/10b 编码输入并在 Xilinx Aurora 64b/66b 协议下以 25.78125 Gb/s 传输。总延迟已在其所有贡献子组件中进行了基准测试,并被证明符合触发和数据采集系统第二阶段升级的技术设计报告中的要求。最多 72 个输入和输出通道。四通道版本已经完成,带有 I/O 接口并在全链设计中得到验证,接受 11.2 Gb/s 的 8b/10b 编码输入并在 Xilinx Aurora 64b/66b 协议下以 25.78125 Gb/s 传输。总延迟已在其所有贡献子组件中进行了基准测试,并被证明符合触发和数据采集系统第二阶段升级的技术设计报告中的要求。最多 72 个输入和输出通道。四通道版本已经完成,带有 I/O 接口并在全链设计中得到验证,接受 11.2 Gb/s 的 8b/10b 编码输入并在 Xilinx Aurora 64b/66b 协议下以 25.78125 Gb/s 传输。总延迟已在其所有贡献子组件中进行了基准测试,并被证明符合触发和数据采集系统第二阶段升级的技术设计报告中的要求。
更新日期:2021-09-17
down
wechat
bug