In recent years, physical unclonable functions (PUFs) have gained a lot of attention as mechanisms for hardware-rooted device authentication. While the majority of the previously proposed PUFs derive entropy using dedicated circuitry, software PUFs achieve this from existing circuitry in a system. Such software-derived designs are highly desirable for low-power embedded systems as they require no hardware overhead. However, these software PUFs induce considerable processing overheads that hinder their adoption in resource-constrained devices. In this article, we propose DTA-PUF, a novel, software PUF design that exploits the instruction- and data-dependent dynamic timing behaviour of pipelined cores to provide a reliable challenge-response mechanism without requiring any extra hardware. DTA-PUF accepts sequences of instructions as an input challenge and produces an output response based on the manifested timing errors under specific over-clocked settings. To lower the required processing effort, we systematically select instruction sequences that maximise error-rate. The application to a post-layout pipelined floating-point unit, which is implemented in 45 nm process technology, demonstrates the effectiveness and practicability of our PUF design. Finally, DTA-PUF requires up to 50× fewer instructions than existing software processor PUF designs, limiting processing costs and resulting in up to 26% power savings.

中文翻译：

---

DTA-PUF：资源受限设备的动态时序感知物理不可克隆函数

近年来，物理不可克隆函数 (PUF) 作为基于硬件的设备身份验证机制引起了广泛关注。虽然大多数先前提出的 PUF 使用专用电路导出熵，但软件 PUF 从系统中的现有电路实现这一点。这种软件衍生设计非常适合低功耗嵌入式系统，因为它们不需要硬件开销。然而，这些软件 PUF 会产生相当大的处理开销，阻碍了它们在资源受限的设备中的采用。在本文中，我们提出了 DTA-PUF，这是一种新颖的软件 PUF 设计，它利用流水线内核的指令和数据相关的动态时序行为来提供可靠的挑战响应机制，而无需任何额外的硬件。DTA-PUF 接受指令序列作为输入质询，并根据特定超频设置下显示的时序错误产生输出响应。为了降低所需的处理工作量，我们系统地选择使错误率最大化的指令序列。应用于采用 45 nm 工艺技术实现的布局后流水线浮点单元，证明了我们的 PUF 设计的有效性和实用性。最后，与现有软件处理器 PUF 设计相比，DTA-PUF 需要的指令最多减少 50 倍，从而限制了处理成本并节省了高达 26% 的功耗。我们系统地选择使错误率最大化的指令序列。应用于采用 45 nm 工艺技术实现的布局后流水线浮点单元，证明了我们的 PUF 设计的有效性和实用性。最后，与现有软件处理器 PUF 设计相比，DTA-PUF 需要的指令最多减少 50 倍，从而限制了处理成本并节省了高达 26% 的功耗。我们系统地选择使错误率最大化的指令序列。应用于采用 45 nm 工艺技术实现的布局后流水线浮点单元，证明了我们的 PUF 设计的有效性和实用性。最后，与现有软件处理器 PUF 设计相比，DTA-PUF 需要的指令最多减少 50 倍，从而限制了处理成本并节省了高达 26% 的功耗。