当前位置: X-MOL 学术ACM Trans. Embed. Comput. Syst. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
TAMA
ACM Transactions on Embedded Computing Systems ( IF 2 ) Pub Date : 2021-07-09 , DOI: 10.1145/3462700
Rashid Aligholipour 1 , Mohammad Baharloo 2 , Behnam Farzaneh 3 , Meisam Abdollahi 4 , Ahmad Khonsari 5
Affiliation  

Nowadays, static power consumption in chip multiprocessor (CMP) is the most crucial concern of chip designers. Power-gating is an effective approach to mitigate static power consumption particularly in low utilization. Network-on-Chip (NoC) as the backbone of multi- and many-core chips has no exception. Previous state-of-the-art techniques in power-gating desire to decrease static power consumption alongside the lack of diminution in performance of NoC. However, maintaining the performance and utilization of the power-gating approach has not yet been addressed very well. In this article, we propose TAMA (Turn-Aware Mapping & Architecture) as an effective method to boost the performance of the TooT method that was only powering on a router during turning pass or packet injection. In other words, in the TooT method, straight and eject packets pass the router via a bypass route without powering on the router. By employing meta-heuristic approaches (Genetic and Ant Colony algorithms), we develop a specific application mapping that attempts to decrease the number of turns through interconnection networks. Accordingly, the average latency of packet transmission decreases due to fewer turns. Also, by powering on turn routers in advance with lightweight hardware, the latency of sending packets diminishes. The experimental results demonstrate that our proposed approach, i.e., TAMA achieves more than 13% reduction in packet latency of NoC in comparison with TooT. Besides the packet latency, the power consumption of TAMA is reduced by about 87% compared to the traditional approach.

中文翻译:

多摩

如今,芯片多处理器(CMP)的静态功耗是芯片设计人员最关心的问题。电源门控是一种减少静态功耗的有效方法,尤其是在低利用率的情况下。片上网络(NoC)作为多核和众核芯片的骨干也不例外。以前最先进的电源门控技术希望降低静态功耗,同时不会降低 NoC 的性能。然而,保持电源门控方法的性能和利用率尚未得到很好的解决。在本文中,我们提出 TAMA(Turn-Aware Mapping & Architecture)作为一种有效的方法来提高仅在转弯或数据包注入期间打开路由器电源的 TooT 方法的性能。也就是说,在TooT方法中,直接和弹出数据包通过旁路路由通过路由器,无需打开路由器电源。通过采用元启发式方法(遗传和蚁群算法),我们开发了一个特定的应用程序映射,试图通过互连网络减少转弯次数。因此,分组传输的平均等待时间由于更少的轮次而减少。此外,通过使用轻量级硬件提前开启转向路由器,发送数据包的延迟会减少。实验结果表明,我们提出的方法,即 TAMA,与 TooT 相比,NoC 的数据包延迟减少了 13% 以上。除了数据包延迟外,TAMA 的功耗与传统方法相比降低了约 87%。通过采用元启发式方法(遗传和蚁群算法),我们开发了一个特定的应用程序映射,试图通过互连网络减少转弯次数。因此,分组传输的平均等待时间由于更少的轮次而减少。此外,通过使用轻量级硬件提前开启转向路由器,发送数据包的延迟会减少。实验结果表明,我们提出的方法,即 TAMA,与 TooT 相比,NoC 的数据包延迟减少了 13% 以上。除了数据包延迟外,TAMA 的功耗与传统方法相比降低了约 87%。通过采用元启发式方法(遗传和蚁群算法),我们开发了一个特定的应用程序映射,试图通过互连网络减少转弯次数。因此,分组传输的平均等待时间由于更少的轮次而减少。此外,通过使用轻量级硬件提前开启转向路由器,发送数据包的延迟会减少。实验结果表明,我们提出的方法,即 TAMA,与 TooT 相比,NoC 的数据包延迟减少了 13% 以上。除了数据包延迟外,TAMA 的功耗与传统方法相比降低了约 87%。因此,分组传输的平均等待时间由于更少的轮次而减少。此外,通过使用轻量级硬件提前开启转向路由器,发送数据包的延迟会减少。实验结果表明,我们提出的方法,即 TAMA,与 TooT 相比,NoC 的数据包延迟减少了 13% 以上。除了数据包延迟外,TAMA 的功耗与传统方法相比降低了约 87%。因此,分组传输的平均等待时间由于更少的轮次而减少。此外,通过使用轻量级硬件提前开启转向路由器,发送数据包的延迟会减少。实验结果表明,我们提出的方法,即 TAMA,与 TooT 相比,NoC 的数据包延迟减少了 13% 以上。除了数据包延迟外,TAMA 的功耗与传统方法相比降低了约 87%。
更新日期:2021-07-09
down
wechat
bug