The current state of the telecommunications market exhibits a high potential to absorb efficient innovations in wireless connectivity, especially those that can be applied to the Internet of Things and similar domains. Contributing in that direction, this paper describes the design and implementation of a fully differential impulse-radio ultra-wideband (IR-UWB) transmitter using pulse-amplitude modulation, with an adaptive power spectrum density (PSD). The architecture can produce up to eight differential monocycles per clock pulse at its output. The number of monocycles controls the bandwidth (thus the PSD) in the mask of IR-UWB technologies, allowing adaptation to multiple standards. The complete transmitter has four main blocks: (a) a pulse generator, comprising two pulse generating circuit groups, to modulate and create a rectangular waveform; (b) an active balun with two amplifiers, to generate differential signals; (c) a digital demultiplexer, to alternate data to the pulse generating circuit groups; (d) a binary-to-thermometer decoder, to control the amount of generated monocycles per pulse. Simulations demonstrate an output pulse amplitude of 120 mV for the high logic level and of 70 mV for the low logic level, both at a 100 MHz Pulse Repetition Frequency. This produces a mean pulse duration of 277 ps, a mean central frequency of 3.8 GHz, and a mean power consumption 6.7 mW. The transmitter takes the form of an intellectual property core in a 130 nm CMOS technology. The complete transmitter area is 0.067 mm\(^2\), without I/O pads. The outcomes suggest that the proposed circuit can narrow or widen the output signal bandwidth, providing adaptability to different emission requirements.

电信市场的现状展现出吸收无线连接中高效创新的巨大潜力，尤其是那些可以应用于物联网和类似领域的创新。为此，本文介绍了采用脉冲幅度调制和自适应功率谱密度（PSD）的全差分脉冲无线电超宽带（IR-UWB）发射机的设计和实现。该体系结构在其输出处的每个时钟脉冲最多可产生八个差分单周期。单周期的数量控制IR-UWB技术掩膜中的带宽（因此为PSD），从而允许适应多种标准。完整的发射机具有四个主要模块：（a）脉冲发生器，包括两个脉冲产生电路组，用于调制和创建矩形波形；（b）具有两个放大器的有源巴伦，以产生差分信号；（c）数字解复用器，以将数据交替到脉冲发生电路组；（d）二进制至温度计解码器，以控制每个脉冲产生的单周期量。仿真表明，在100 MHz脉冲重复频率下，高逻辑电平的输出脉冲幅度为120 mV，低逻辑电平的输出脉冲幅度为70 mV。这样产生的平均脉冲持续时间为277 ps，平均中心频率为3.8 GHz，平均功耗为6.7 mW。该发送器采用130 nm CMOS技术中的知识产权内核形式。整个发射器面积为0.067毫米 （d）二进制至温度计解码器，以控制每个脉冲产生的单周期量。仿真表明，在100 MHz脉冲重复频率下，高逻辑电平的输出脉冲幅度为120 mV，低逻辑电平的输出脉冲幅度为70 mV。这样产生的平均脉冲持续时间为277 ps，平均中心频率为3.8 GHz，平均功耗为6.7 mW。该发送器采用130 nm CMOS技术中的知识产权内核形式。整个发射器面积为0.067毫米 （d）二进制至温度计解码器，以控制每个脉冲产生的单周期量。仿真表明，在100 MHz脉冲重复频率下，高逻辑电平的输出脉冲幅度为120 mV，低逻辑电平的输出脉冲幅度为70 mV。这样产生的平均脉冲持续时间为277 ps，平均中心频率为3.8 GHz，平均功耗为6.7 mW。该发送器采用130 nm CMOS技术中的知识产权内核形式。整个发射器面积为0.067毫米 平均功耗为6.7 mW。该发送器采用130 nm CMOS技术中的知识产权内核形式。整个发射器面积为0.067毫米 平均功耗为6.7 mW。该发送器采用130 nm CMOS技术中的知识产权内核形式。整个发射器面积为0.067毫米\（^ 2 \），没有I / O垫。结果表明，所提出的电路可以缩小或加宽输出信号带宽，从而提供对不同发射要求的适应性。