In this article, we analyze the characteristics of a recently conceived steep switching device 2-D Strain FET (2D-SFET) and present its circuit implications in the context of 6T-SRAM. We discuss the dependence of 2D-SFET characteristics on key design parameters, showing up to $2.7\times $ larger ON-current and 35% decrease in subthreshold swing when compared to 2D-FET. We analyze the performance of 2D-SFET (as drop-in replacement for standard 2D-FET) in 6T-SRAM for a range of design parameters and compare those to 2D-FET 6T-SRAM. 2D-SFET 6T-SRAM achieves up to 5.7% lower access time, 63% higher write margin, and comparable hold margin, but at the cost of comparable to 11% lower read stability and 16% increase in write time. In Part II of this article, we mitigate the read stability issues of 2D-SFET SRAMs by proposing ${V}_{{\mathrm {B}}}$ -enabled SRAM designs.

中文翻译：

---

基于二维应变 FET (2D-SFET) 的 SRAM——第一部分：器件-电路相互作用

在本文中，我们分析了最近构思的陡峭开关器件 2-D 应变 FET (2D-SFET) 的特性，并在 6T-SRAM 的背景下展示其电路含义。我们讨论了 2D-SFET 特性对关键设计参数的依赖性，显示高达 $2.7\times $ 与 2D-FET 相比，导通电流更大，亚阈值摆幅降低 35%。我们针对一系列设计参数分析了 6T-SRAM 中 2D-SFET（作为标准 2D-FET 的直接替代品）的性能，并将其与 2D-FET 6T-SRAM 进行了比较。2D-SFET 6T-SRAM 实现了高达 5.7% 的访问时间缩短、63% 的写入裕度和可比的保持裕度，但代价是读取稳定性降低了 11%，写入时间增加了 16%。在本文的第二部分，我们通过提出以下建议来缓解 2D-SFET SRAM 的读取稳定性问题 ${V}_{{\mathrm {B}}}$ 启用 SRAM 设计。