In this paper, we have investigated the performance of a silicon-based low-doped drain (LDD) SOI-FinFET for the first time and compared it with conventional FinFET for implementation in logic circuits. It is well known that the use of the conventional LDD technology in the triple gate FinFETs reduces the electric field near the drain region and hot carrier effect at the cost of reduced current driving capability as is reported in LDD MOSFETs. We observe a reduction in the peak electric field by 15% near the drain region with a subsequent degradation in the electron velocity, as well. We have presented a semi-analytical approach to model the gate capacitance, drain current, channel potential, and subthreshold slope for the proposed FinFET structure. 3D simulation results for three different channel lengths using the TCAD Sentaurus tool are used to validate the computed results. DC analysis of the LDD-FinFET is performed and results are compared with the conventional FinFET device in terms of threshold voltage, transconductance, and $$I_{\text {ON}}/I_{\text {OFF}}$$ ratio. The capacitance model is used to investigate the subthreshold swing and current driving capability of the proposed device. In addition to this, circuit-level analysis like voltage transfer characteristics and switching characteristic of proposed CMOS inverter using SOI LDD-FinFET is performed. The results presented in this paper can be utilized for the design of low-power digital applications to cater to the requirements of high switching speeds, high gain, and minimum power dissipation.

中文翻译：

---

使用低功耗应用的电容和沟道电位半解析模型提取纳米级 SOI LDD-FinFET 的性能参数

在本文中，我们首次研究了基于硅的低掺杂漏极 (LDD) SOI-FinFET 的性能，并将其与用于在逻辑电路中实现的传统 FinFET 进行了比较。众所周知，在三栅 FinFET 中使用传统 LDD 技术会降低漏极区附近的电场和热载流子效应，但代价是降低了 LDD MOSFET 中报告的电流驱动能力。我们观察到漏区附近的峰值电场减少了 15%，随后电子速度也随之降低。我们提出了一种半解析方法来模拟所提议的 FinFET 结构的栅极电容、漏极电流、沟道电位和亚阈值斜率。使用 TCAD Sentaurus 工具对三种不同通道长度的 3D 模拟结果用于验证计算结果。对 LDD-FinFET 进行直流分析，并将结果与​​传统 FinFET 器件在阈值电压、跨导和 $$I_{\text {ON}}/I_{\text {OFF}}$$ 比率方面进行比较。电容模型用于研究所提出器件的亚阈值摆幅和电流驱动能力。除此之外，还进行了使用 SOI LDD-FinFET 的 CMOS 反相器的电压传输特性和开关特性等电路级分析。本文中提出的结果可用于设计低功耗数字应用，以满足高开关速度、高增益和最小功耗的要求。对 LDD-FinFET 进行直流分析，并将结果与​​传统 FinFET 器件在阈值电压、跨导和 $$I_{\text {ON}}/I_{\text {OFF}}$$ 比率方面进行比较。电容模型用于研究所提出器件的亚阈值摆幅和电流驱动能力。除此之外，还进行了使用 SOI LDD-FinFET 的 CMOS 反相器的电压传输特性和开关特性等电路级分析。本文中提出的结果可用于设计低功耗数字应用，以满足高开关速度、高增益和最小功耗的要求。对 LDD-FinFET 进行直流分析，并将结果与​​传统 FinFET 器件在阈值电压、跨导和 $$I_{\text {ON}}/I_{\text {OFF}}$$ 比率方面进行比较。电容模型用于研究所提出器件的亚阈值摆幅和电流驱动能力。除此之外，还进行了使用 SOI LDD-FinFET 的 CMOS 反相器的电压传输特性和开关特性等电路级分析。本文中提出的结果可用于设计低功耗数字应用，以满足高开关速度、高增益和最小功耗的要求。和 $$I_{\text {ON}}/I_{\text {OFF}}$$ 比率。电容模型用于研究所提出器件的亚阈值摆幅和电流驱动能力。除此之外，还进行了使用 SOI LDD-FinFET 的 CMOS 反相器的电压传输特性和开关特性等电路级分析。本文中提出的结果可用于设计低功耗数字应用，以满足高开关速度、高增益和最小功耗的要求。和 $$I_{\text {ON}}/I_{\text {OFF}}$$ 比率。电容模型用于研究所提出器件的亚阈值摆幅和电流驱动能力。除此之外，还进行了使用 SOI LDD-FinFET 的 CMOS 反相器的电压传输特性和开关特性等电路级分析。本文中提出的结果可用于设计低功耗数字应用，以满足高开关速度、高增益和最小功耗的要求。