This work presents an all-passive harmonic rejection mixer (HRM) with watt-level in-band IIP3. The HRM operates in the voltage mode using resistors to scale the voltages of the different paths across the frequency cycle and therefore, attains very high linearity. The passive HRM employs a non-overlapping clock generation chain combined with duty cycle control circuit to trim the rise and fall times of the individual paths, and maintains the harmonic rejection ratio (HRR) over the frequency band. Two 0.13–3 GHz 16-path HRM chips are fabricated in 45-nm CMOS silicon-on-insulator (SOI) technology using thin and thick-oxide devices, respectively, with 80-MHz IF bandwidth and a core area 0.06 mm2. The thick-oxide HRM achieves a HRR >35 dBc for all harmonics up to 3 GHz with a conversion loss of 8–10 dB, while the in-band IIP3 is 24–31 dBm and IP1 dB is 11–13 dBm for an RF of 0.5–3 GHz. To the authors knowledge, the all-passive 16-path HRM achieves the highest reported in-band IIP3 and IP1 dB.

中文翻译：

---

在 45-nm CMOS SOI 中具有瓦特级带内 IIP3 的 16 路径全无源谐波抑制混频器

这项工作提出了一种具有瓦特级带内 IIP3 的全无源谐波抑制混频器 (HRM)。HRM 在电压模式下工作，使用电阻器来调整频率周期内不同路径的电压，因此获得非常高的线性度。无源 HRM 采用非重叠时钟生成链与占空比控制电路相结合来调整各个路径的上升和下降时间，并在整个频段内保持谐波抑制比 (HRR)。两个 0.13–3 GHz 16 路径 HRM 芯片采用 45-nm CMOS 绝缘体上硅 (SOI) 技术制造，分别使用薄和厚氧化物器件，具有 80-MHz IF 带宽和 0.06 mm2 核心面积。对于高达 3 GHz 的所有谐波，厚氧化物 HRM 的 HRR > 35 dBc，转换损耗为 8–10 dB，而对于 0.5–3 GHz 的射频，带内 IIP3 为 24–31 dBm，IP1 dB 为 11–13 dBm。据作者所知，全无源 16 路径 HRM 实现了最高报告的带内 IIP3 和 IP1 dB。