Convolutional neural networks is one of the most popular method in recent times to solve the computer vision and image processing applications. CNN has become more intensive as its computation increases day by day and it needs more dedicated hardware for an effective implementation. In recent times, graphics processing unit (GPU) and field programmable gate arrays (FPGA) are finding its high probability for the research in terms of low complexity execution and implementation of CNN. FPGA outperforms GPU in terms of its flexible architecture and high performance with less energy consumption. Hence FPGA finds more suitable for an effective implementation of CNN. How ever, optimization is required for an accelerator designs for CNN to accommodate more computations. One of the real dark side of the accelerator design is to perform the addition of intermediate results obtained during the convolution. Therefore multi operand adders are needed to employ for convolution operation but consumes the more area which in turn reduces the performance of the system. Hence the paper proposes the new cognitive Wallace compressor adder structures which is used for optimization in the adder layers of the convolutional neural networks (CNN). The proposed adders replaces the traditional binary tree adders for the CNN accelerator design. Also the paper provides the insight view of experimentation in ARTIX-7 EDGE FPGA and compared with the existing adders in which power consumption is reduced to 20–25% and area utilization has reduced to 30% respectively.

卷积神经网络是近来解决计算机视觉和图像处理应用最流行的方法之一。随着CNN的计算量日趋增加，CNN变得越来越密集，并且它需要更多专用硬件才能有效实施。近年来，图形处理单元（GPU）和现场可编程门阵列（FPGA）正在以低复杂度的CNN执行和实现方式进行研究。FPGA的架构灵活，性能高，能耗低，优于GPU。因此，FPGA发现更适合CNN的有效实施。但是，对于CNN的加速器设计，需要进行优化以容纳更多的计算。加速器设计的真正黑暗面之一是执行卷积过程中获得的中间结果的加法运算。因此，需要多操作数加法器来进行卷积运算，但是会消耗更多的面积，从而降低系统的性能。因此，本文提出了一种新的认知性Wallace压缩器加法器结构，该结构用于在卷积神经网络（CNN）的加法器层中进行优化。提议的加法器代替了CNN加速器设计的传统二叉树加法器。此外，本文还提供了在ARTIX-7 EDGE FPGA中进行实验的真知灼见，并与现有的加法器进行了比较，后者的功耗分别降低至20％至25％，面积利用率降低至30％。因此，需要多操作数加法器来进行卷积运算，但是会占用更多的面积，进而降低系统的性能。因此，本文提出了一种新的认知性Wallace压缩器加法器结构，该结构用于在卷积神经网络（CNN）的加法器层中进行优化。提议的加法器代替了CNN加速器设计的传统二叉树加法器。此外，本文还提供了在ARTIX-7 EDGE FPGA中进行实验的真知灼见，并与现有的加法器进行了比较，后者的功耗分别降低至20％至25％，面积利用率降低至30％。因此，需要多操作数加法器来进行卷积运算，但是会占用更多的面积，进而降低系统的性能。因此，本文提出了一种新的认知性Wallace压缩器加法器结构，该结构用于在卷积神经网络（CNN）的加法器层中进行优化。提议的加法器代替了CNN加速器设计的传统二叉树加法器。此外，本文还提供了在ARTIX-7 EDGE FPGA中进行实验的真知灼见，并与现有的加法器进行了比较，后者的功耗分别降低至20％至25％，面积利用率降低至30％。因此，本文提出了一种新的认知性Wallace压缩器加法器结构，该结构用于在卷积神经网络（CNN）的加法器层中进行优化。提议的加法器代替了CNN加速器设计的传统二叉树加法器。此外，本文还提供了在ARTIX-7 EDGE FPGA中进行实验的真知灼见，并与现有的加法器进行了比较，后者的功耗分别降低至20％至25％，面积利用率降低至30％。因此，本文提出了一种新的认知性Wallace压缩器加法器结构，该结构用于在卷积神经网络（CNN）的加法器层中进行优化。提议的加法器代替了CNN加速器设计的传统二叉树加法器。本文还提供了在ARTIX-7 EDGE FPGA上进行实验的见解，并与现有的加法器进行了比较，后者的功耗分别降低了20％至25％，面积利用率降低了30％。