当前位置: X-MOL 学术Microprocess. Microsyst. › 论文详情
Our official English website, www.x-mol.net, welcomes your feedback! (Note: you will need to create a separate account there.)
Implementation of cache memory and fir filter using FINFETs at 22 nm technology for SOC designs
Microprocessors and Microsystems ( IF 2.6 ) Pub Date : 2020-06-30 , DOI: 10.1016/j.micpro.2020.103191
N. Praveen Kumar , B. Stephen Charles , V. Sumalatha

The FINFET (Fin field-effect transistors) is projected as a favourable alternative to address challenges faced by continue scaling. Since nanometer procedure schemes are more advanced, the density of chip and frequency of operation have augmented, by making consumption of power in portable devices that are operated by battery could be a significant concern. Though for devices that are non-portable, the consumption of power is significant due to enhanced cooling & packaging costs and possible reliability issues. The metal oxide steady miniaturization semi-conductor field transistor by every novel generation of CMOS (Complementary Metal Oxide Semi-conductor) scheme enhances leakage currents because of minimum channel impacts. The power accounts that are in leakage has been enhancing in a large amount of total consumption of power in deep submicron schemes. Various strategies or schemes are proposes for lessening power leakage. Further, in a system on chip (SOC) designs, caches occupy a significant amount of area in DSP systems, leading to an increase in leakage power. Also, cache memories are used to store filter coefficients. Because of multiple gates, FINFETs structures have better electrostatic control over short channel effects, thus reduces leakage power effectively at the nano regime. In this paper, cache memory and FIR filter are designed by utilizing FINFETs at a 22-nanometer strategy utilizing HSPICE. The experimental outcomes exhibit that structures of FINFET have better leakage control over MOSFET and offers better performance.



中文翻译:

使用FINFET在22 nm技术下实现SOC设计的高速缓存和冷杉滤波器

FINFET(鳍式场效应晶体管)预计将成为解决持续扩展所面临挑战的理想选择。由于纳米处理方案更加先进,通过使电池供电的便携式设备的功耗成为人们关注的焦点,芯片的密度和工作频率得到了提高。尽管对于非便携式设备,由于冷却和包装成本增加以及可能的可靠性问题,因此功耗非常大。每一代新的CMOS(互补金属氧化物半导体)方案的金属氧化物稳定小型化半导体场效应晶体管,由于对沟道的影响最小,因此可以增加漏电流。在深亚微米方案中,大量泄漏的功率消耗一直在增加。为了减少功率泄漏,提出了各种策略或方案。此外,在片上系统(SOC)设计中,高速缓存在DSP系统中占据了大量面积,从而导致泄漏功率增加。同样,高速缓冲存储器用于存储滤波器系数。由于具有多个栅极,FINFET结构对短沟道效应具有更好的静电控制,从而有效地降低了纳米级的泄漏功率。在本文中,通过使用FINFET在HSPICE的22纳米策略下设计了缓存和FIR滤波器。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。为了减少功率泄漏,提出了各种策略或方案。此外,在片上系统(SOC)设计中,高速缓存在DSP系统中占据了大量面积,从而导致泄漏功率增加。而且,高速缓冲存储器用于存储滤波器系数。由于具有多个栅极,FINFET结构对短沟道效应具有更好的静电控制,从而有效地降低了纳米级的泄漏功率。在本文中,通过使用FINFET在HSPICE的22纳米策略下设计了高速缓冲存储器和FIR滤波器。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。为了减少功率泄漏,提出了各种策略或方案。此外,在片上系统(SOC)设计中,高速缓存在DSP系统中占据了大量面积,从而导致泄漏功率增加。而且,高速缓冲存储器用于存储滤波器系数。由于具有多个栅极,FINFET结构对短沟道效应具有更好的静电控制,从而有效地降低了纳米级的泄漏功率。在本文中,通过使用FINFET在HSPICE的22纳米策略下设计了缓存和FIR滤波器。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。导致泄漏功率增加。而且,高速缓冲存储器用于存储滤波器系数。由于具有多个栅极,FINFET结构对短沟道效应具有更好的静电控制,从而有效地降低了纳米级的泄漏功率。在本文中,通过使用FINFET在HSPICE的22纳米策略下设计了高速缓冲存储器和FIR滤波器。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。导致泄漏功率增加。而且,高速缓冲存储器用于存储滤波器系数。由于具有多个栅极,FINFET结构对短沟道效应具有更好的静电控制,从而有效地降低了纳米级的泄漏功率。在本文中,通过使用FINFET在HSPICE的22纳米策略下设计了高速缓冲存储器和FIR滤波器。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。高速缓存和FIR滤波器是通过使用HSPICE以22纳米策略利用FINFET设计的。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。高速缓存和FIR滤波器是通过使用HSPICE以22纳米策略利用FINFET设计的。实验结果表明,FINFET的结构具有比MOSFET更好的泄漏控制,并具有更好的性能。

更新日期:2020-06-30
down
wechat
bug