This paper presents a secure reconfigurable hierarchical hardware architecture at the pixel and region level for smart image sensors to accelerate machine vision applications. The design maintains hierarchical processing that begins at the pixel level. It aims to reduce the computational burden on the sequential processor and increases the confidentiality of the sensor. We achieve this goal by preprocessing the data in parallel with event-based processing within the sensor and extract the local features, which are then forwarded to an encryption module. After that, an external processor can obtain the encrypted features to complete the vision application. This approach significantly accelerates the vision application by executing the low-level and mid-level image processing applications and simultaneously by reducing the data volume at the sensor level. The secure hardware architecture enables the vision application to perform in real-time with reliability. This hierarchical processing breaks the traditional sequential image processing and introduces parallelism for machine vision applications. We evaluate the design in FPGA and achieve the GDSII file in the ASIC platform at 800MHz. Simulation results show that the area overhead and power penalty for adding reconfiguration features stay in an acceptable range. Besides, removing redundant information, 84.01%, and 94.31% dynamic power can be saved at each pixel-level and region-level, respectively.

本文提出了一种在像素和区域级别上用于智能图像传感器的安全可重配置分层硬件体系结构，以加速机器视觉应用。该设计维护从像素级别开始的分层处理。它旨在减轻顺序处理器的计算负担，并提高传感器的机密性。我们通过与传感器中基于事件的处理并行处理数据并提取局部特征，然后将其转发到加密模块来实现此目标。之后，外部处理器可以获得加密的功能以完成视觉应用程序。该方法通过执行低级和中级图像处理应用程序并同时通过减少传感器级别的数据量来显着加速视觉应用程序。安全的硬件体系结构使视觉应用程序能够可靠地实时执行。这种分层处理打破了传统的顺序图像处理，并为机器视觉应用引入了并行性。我们在FPGA中评估设计并在ASIC平台上以800MHz的频率实现GDSII文件。仿真结果表明，增加重配置功能的面积开销和功耗损失都在可接受的范围内。此外，去除冗余信息，可以在每个像素级和区域级分别节省84.01％和94.31％的动态功耗。安全的硬件体系结构使视觉应用程序能够可靠地实时执行。这种分层处理打破了传统的顺序图像处理，并为机器视觉应用引入了并行性。我们在FPGA中评估设计并在ASIC平台上以800MHz的频率实现GDSII文件。仿真结果表明，增加重配置功能的面积开销和功耗损失都在可接受的范围内。此外，去除冗余信息，可以在每个像素级和区域级分别节省84.01％和94.31％的动态功耗。安全的硬件体系结构使视觉应用程序能够可靠地实时执行。这种分层处理打破了传统的顺序图像处理，并为机器视觉应用引入了并行性。我们在FPGA中评估设计并在ASIC平台上以800MHz的频率实现GDSII文件。仿真结果表明，增加重配置功能的面积开销和功耗损失都在可接受的范围内。此外，去除冗余信息，可以在每个像素级和区域级分别节省84.01％和94.31％的动态功耗。我们在FPGA中评估设计并在ASIC平台上以800MHz的频率实现GDSII文件。仿真结果表明，增加重配置功能的面积开销和功耗损失都在可接受的范围内。此外，去除冗余信息，可以在每个像素级和区域级分别节省84.01％和94.31％的动态功耗。我们在FPGA中评估设计并在ASIC平台上以800MHz的频率实现GDSII文件。仿真结果表明，增加重配置功能的面积开销和功耗损失都在可接受的范围内。此外，去除冗余信息，可以在每个像素级和区域级分别节省84.01％和94.31％的动态功耗。