This article presents a 3.25 GS/s fourth-order programmable analog finite impulse response (AFIR) filter for flexible discrete time analog signal processing (DT-ASP). For wide application of the proposed AFIR filter, it is designed for full bandwidth utilization up to the Nyquist rate, programmable via the multiplier coefficient set. In this implementation of the FIR function, split-capacitive DACs (split CDACs) are adopted as coefficient multipliers, providing high-linearity over the full frequency range and low power consumption. Individual coefficients are digitally controlled with total 7-bit codes, consisting of 6-bit fractional value, and 1-bit for sign selection. The addition is simply implemented in the current-domain. Noise and effects of the time-interleaved operation are analyzed to understand limitations on the dynamic range. The proposed AFIR filter is implemented in 32-nm SOI CMOS technology; the core area of the circuit is 0.1 mm2. Measurement results demonstrate transfer function configurability over all possible low pass filter (LPF), bandpass filter (BPF), and high pass filter (HPF) linear phase coefficient sets. The AFIR filter achieves > 11-dBm third-order input intercept point (IIP3) over the full frequency range with a 0.9-V supply. The maximum power consumption is 10.6 mW.

中文翻译：

---

使用分离式 CDAC 系数乘法器的低功耗、高线性度宽带 3.25 GS/s 四阶可编程模拟 FIR 滤波器

本文介绍了一种用于灵活离散时间模拟信号处理 (DT-ASP) 的 3.25 GS/s 四阶可编程模拟有限脉冲响应 (AFIR) 滤波器。为了广泛应用所提议的 AFIR 滤波器，它被设计为可充分利用高达奈奎斯特速率的带宽，可通过乘法器系数集进行编程。在 FIR 功能的这种实现中，采用分离电容式 DAC（分离 CDAC）作为系数乘法器，在整个频率范围内提供高线性度和低功耗。单个系数由总共 7 位代码数字控制，由 6 位小数值和 1 位符号选择组成。添加只是在当前域中实现。分析时间交错操作的噪声和影响以了解动态范围的限制。建议的 AFIR 滤波器采用 32-nm SOI CMOS 技术实现；电路的核心面积为 0.1 mm2。测量结果证明了所有可能的低通滤波器 (LPF)、带通滤波器 (BPF) 和高通滤波器 (HPF) 线性相位系数集的传递函数可配置性。AFIR 滤波器使用 0.9V 电源在整个频率范围内实现 > 11dBm 三阶输入截取点 (IIP3)。最大功耗为 10.6 mW。11dBm 三阶输入截取点 (IIP3) 在整个频率范围内使用 0.9V 电源。最大功耗为 10.6 mW。11dBm 三阶输入截取点 (IIP3) 在整个频率范围内使用 0.9V 电源。最大功耗为 10.6 mW。