A 112-Gb/s PAM4 analog-to-digital converter (ADC)-based serializer/de-serializer transceiver (SERDES) receiver is implemented on Intel’s 10-nm FinFET process. The receiver consists of a low-noise resonant analog front end (AFE) which provides equalization and gain at 28 GHz, a 64-way time-interleaved ADC, digital equalization consisting of a 16-tap feed-forward equalizer (FFE), and a 1-tap decision-feedback equalizer (DFE), as well as a clock and data recovery (CDR) loop utilizing a 7-GHz digitally controlled oscillator (DCO). Long-reach, −35 dB Nyquist channels are supported by a pre-forward error correction (FEC) bit error rate (BER) of 1e-6, thus making it compatible with existing and projected IEEE Ethernet specifications.

中文翻译：

---

具有用于长距离通道的谐振 AFE 的 112 Gb/s 基于 PAM4 ADC 的 SERDES 接收器

基于 112 Gb/s PAM4 模数转换器 (ADC) 的串行器/解串器收发器 (SERDES) 接收器采用英特尔的 10 纳米 FinFET 工艺实现。接收器包括一个低噪声谐振模拟前端 (AFE)，它提供 28 GHz 的均衡和增益、一个 64 路时间交错 ADC、一个由 16 抽头前馈均衡器 (FFE) 组成的数字均衡，以及1 抽头决策反馈均衡器 (DFE)，以及使用 7 GHz 数控振荡器 (DCO) 的时钟和数据恢复 (CDR) 环路。1e-6 的前向纠错 (FEC) 误码率 (BER) 支持长距离 -35 dB 奈奎斯特信道，从而使其与现有和计划的 IEEE 以太网规范兼容。