A compact in-phase/quadrature (I/Q) upconversion chain with high linearity is presented for an integrated transceiver for 5G mobile communications. The upconverter includes 10–11.5-GHz upconversion chains, a quadrature signal generator (QSG) consisting of the two coupled current-mode logic latches, and inverting amplifiers to provide the rail-to-rail local oscillator (LO) swing with a 25% duty cycle for I/Q mixers which achieved 46.9 dB of image rejection ratio. A cross-coupled pair operating at weak inversion was used at the output of the upconverter and it improved the output of the third-order intercept point (OIP3) by 2.58 dB. The upconverter achieved a transmitter gain of 9.12 dB and an OIP3 of 14.45 dBm. The implemented I/Q upconverter with the QSG consumes 48.7 mW under a 1-V supply, and it occupies only 0.57 mm2 of chip area including pads.

中文翻译：

---

采用 65 纳米 CMOS 技术的用于 5G 无线发射器的紧凑型 I/Q 上变频链

针对 5G 移动通信的集成收发器，提出了一种具有高线性度的紧凑型同相/正交 (I/Q) 上变频链。上变频器包括 10–11.5 GHz 上变频链、一个由两个耦合电流模式逻辑锁存器组成的正交信号发生器 (QSG)，以及提供 25% 的轨到轨本地振荡器 (LO) 摆幅的反相放大器I/Q 混频器的占空比达到 46.9 dB 的镜像抑制比。在上变频器的输出端使用了在弱反相下工作的交叉耦合对，它将三阶截取点 (OIP3) 的输出提高了 2.58 dB。上变频器实现了 9.12 dB 的发射器增益和 14.45 dBm 的 OIP3。使用 QSG 实现的 I/Q 上变频器在 1V 电源下消耗 48.7 mW，并且仅占用 0.57 mm2 的芯片面积（包括焊盘）。