Debug of RISC-V
课程适用人群
Debug of RISC-V
处理器硬件设计工程师，系统调试及软件开发工程师
课程简介
Debug of RISC-V
本课程依据RISC-V的debug 规范文档，围绕常用的处理器调试方式的硬件设计展开。重点讲述RISC-V调试的系统结构及硬件组成，处理器调试功能中的常用的断点设置，单步执行的实现，以及调试软件控制和访问处理器以及系统硬件资源的实现方式。并介绍了RISC-V调试规范中关于security方面的考虑。
课程目标
Debug of RISC-V
通过本课程的学习，帮助处理器软硬件设计工程师了解RISC-V的调试方案，理解方案中常用调试方式的实现，从而进行硬件设计以及软件开发调试。
No.1 | 第一讲 | RISC-V Debug的系统结构及硬件组成 |
No.2 | 第二讲 | RISC-V Debug的断点设置功能 |
No.3 | 第三讲 | RISC-V 单步执行，访问寄存器及Security |
No.4 | 第四讲 | RISC-V Debugger访问memory |
Debug of RISC-V
长按识别二维码立刻开始学习
点击阅读原文，获取更多课程学习