RISC-V基金会董事暗讽ARM:RISC-V不存在地缘政治问题

EETOP专注芯片、微电子，点击上方蓝字关注我们

来源：C114

在2019世界互联网大会——开源芯片论坛上，RISC-V基金会董事会成员、英伟达工程副总裁弗兰斯（Frans Sijstermans）介绍了开源芯片体系RISC-V的前景。

据了解，在智能手机等移动芯片应用领域，ARM架构多年来占据着绝对垄断地位，基于开源技术的RISC-V，近来成为业界关注的焦点，包括ARM的铁杆支持者华为、高通、Google等，纷纷加入了RlSC-V阵营，以分散风险，提升产业话语权。目前，全球已有上百家知名科技公司加入RlSC-V。

弗兰斯介绍，RISC-V主要的贡献不仅仅是新技术，实际上目标之一就是用以前的技术，这样就不会有专利问题。RISC-V实际上给业界提供了一个新的专业模式，每个人都可以用，没有人有所有权，没有人能够控制RISC-V，没有一个国家能控制RISC-V。“有人提到了地缘政治问题，RISC-V就没有地缘政治问题。”

弗兰斯给了华为事件漩涡中的ARM沉重一击：“我们之所以喜欢RISC-V，并不是因为我们不想付ARM的许可费，而是你可以自己控制你的命运。”

弗兰斯直言，关于竞争问题，ARM、英特尔等（垄断的）指令集提供者肯定是不高兴的。但是其它企业肯定愿意有这种竞争，他们希望能从最好的供应商那里购买最好的东西，这对于整个生态系统来说是好事，基本上每个人都希望实现这种垄断，但是竞争往往是最重要的。

“为什么我们要选择RISC-V？从我们的一些目标来看，我们希望有一个新的核心，我们需要更好的控制我们的产品。我们现在还找不到一个能符合我们所有要求的核心，比如说64位是非常小的，我们想要更大一些的，但是我们找不到。我们没有办法，我们只能用64位来支持。”弗兰斯表示。

据了解，ARM主要提供64位指令集，以及32位指令集。其中64位指令集目前只向少数企业授权。业界已有公司吐槽，ARM的授权费过于昂贵。

“我们希望RISC-V取得成功，我们希望它成为一个丰富的生态系统，这样我们就可以顺利的、免费的来获得相关的应用。因为里面将有很多软件，有些是来自开源的，有些是商业化的。”弗兰斯表示，RISC-V有非常好的架构，英伟达还要和其他厂商合作，共同构建RISC-V生态系统。

RISC-V 课程推荐

课程适用人群

Debug of RISC-V

处理器硬件设计工程师，系统调试及软件开发工程师

课程简介

Debug of RISC-V

本课程依据RISC-V的debug 规范文档，围绕常用的处理器调试方式的硬件设计展开。重点讲述RISC-V调试的系统结构及硬件组成，处理器调试功能中的常用的断点设置，单步执行的实现，以及调试软件控制和访问处理器以及系统硬件资源的实现方式。并介绍了RISC-V调试规范中关于security方面的考虑。

课程目标

Debug of RISC-V

通过本课程的学习，帮助处理器软硬件设计工程师了解RISC-V的调试方案，理解方案中常用调试方式的实现，从而进行硬件设计以及软件开发调试。

扫码查看课程详情（可试看）

---

课程二：Interrupt of RISC-V

适用对象

处理器及系统硬件设计工程师，软件工程师

课程简介

本课程依据RISC-V的中断架构规范，主要介绍RISC-V处理器支持的中断类型，处理器关于中断的控制及处理机制，software中断和Timer中断，以及平台级中断控制器（PLIC）的硬件结构，PLIC对于外部中断的使能、优先级控制及中断处理流程。

课程目标

通过本课程的学习，帮助处理器及系统软硬件设计工程师了解RISC-V的中断架构，从而对RISC-V系统中各种中断进行控制和处理。

课程内容

第一讲：RISC-V Core对中断的支持

以处理器Core对中断的支持为主，分别介绍中断定义和类型，中断的响应，中断使能控制，Core进入和退出中断的机制，最后介绍两种local中断源，即软件中断和Timer中断。

第二讲：RISC-V 平台级中断控制器

主要介绍RISCV的平台级中断控制器PLIC。内容包括PLIC的结构，PLIC的中断门户gateway，PLIC对中断的ID、使能及优先级的控制以及PLIC与Core交互处理中断的流程。

扫码查看课程详情（可试看）

---

点击阅读原文查看更多课程