基带视频中插入Logo的设计方法

原创 Khader Shareef 电子工程专辑

在典型的最后一英里广播分布系统中，有线运营商通过卫星接收来自内容提供商的广播节目，使用集成接收器/解码器(IRD)对其进行解码，然后根据所需的分辨率、比特率和压缩标准对基带视频(在一个编码器盒子中)进行重新编码。最后，将多个视频节目流组合在一起以便最终分发给终端用户。

有些国家要求有线运营商在传输给终端用户的视频中插入其台标。本文讨论了在基带视频中插入静态台标的各种机制及其优缺点，此外，本文还描述了我们认为是实现低成本解决方案的独特设计方法。

视频解码器

视频编码器通过各种模拟/数字接口接收视频内容，如S端子(S-Video)、色差分量接口(YPbPr)、HDMI、DVI和3G-SDI等，这些接口通常与视频前端IC相连，如图1所示。

图1：编码器系统中的视频接口(来源：Ittiam Systems)

视频前端包括视频接收器IC，它可能是专用集成电路ASIC，也可能是通过编程作为视频接收器的FPGA，可将前端视频信号解码为基带视频信号。该ASIC/FPGA的输出通常是采用符合BT.656标准格式的并行端口数字视频总线，该总线连接到视频编码器以进行压缩和持续传输。

台标插入的设计方法

在开始编码操作开始之前，台标图像需要插入基带视频帧中。有多种可能的方式可以实现静态台标的插入，如下所列：

1.在视频输入源之后、前端接收器IC之前使用标准台标插入器插入台标。

2.采用具有双重功能的前端视频接收器，在将视频解码为BT.656的同时实现台标插入。

3.使用Arm/GPU处理器上运行的基于软件的视频编码器系统，在原始捕获视频中插入台标。

上述每种方法中都有各自的缺点和局限性。如，方法1需要购买和维护外部硬件，以进行台标图像编程和配置。

方法2需要使用业界领先制造商提供的支持屏幕显示(OSD)的视频前端收发器ASIC。这带来了其自身局限性，包括台标大小、混合能力、IC成本以及每个视频输入接口对外部存储器(如DDR2)的要求。此外，在收发器之后，还需要将数据呈现给视频接收器，用以将数据解码成数字BT.656格式从而与标准编码器设备进行连接。

方法3是一个较好的解决方案，其视频编码器基于软件，可通过配置将台标图像作为帧缓冲区混合到DDR中存储的原始视频像素中。但是，如果该视频编码器为没有提供台标插入功能的ASIC，则该方法不可用，必须选用方法1或方法2。在这种情况下，为实现输入视频编码器多通道系统的低成本解决方案，Ittiam采用了一种创新的方法，运用低成本FPGA在视频前端IC之后和ASIC视频编码器之前混合台标图像，如图2所示。

图2：在视频编码之前在数字视频路径中实现台标插入(来源：Ittiam Systems)

该方法实现了低成本的多通道解决方案，因为单个FPGA能够在多个视频通道上执行台标混合操作(为了便于说明，上图中仅显示了一个通道)。另有一个用于存储台标图像的SPI闪存需要连接到FPGA。FPGA可以根据配置在适当的位置读取这些台标图像并混合到输入基带视频流中。

FPGA可以是低成本的，因为该设计仅使用了FPGA内部RAM、逻辑元件和常见的DSP乘法器硬件模块来执行混合操作所需的像素乘法运算。

FPGA RTL IP被用来在QSPI模式下配置SPI闪存，以满足FIFO读写接口的数据速率要求。QSPI接口速率足够快，可以在BT.656像素时钟读取一行台标数据进行混合操作之前，将一行台标写入或缓冲到FPGA的FIFO模块中(这也决定了FPGA设计中QPSI的工作频率)。用户可以在FPGA中配置用于alpha混合算法的透明系数(α，即alpha)，这种算法可通过FPGA实现，以执行台标插入操作。

结论

上述方法已成功应用于Ittiam Systems开发的硬件设计中，实现了在基带视频中插入台标图像。其设计优势在于最小的延迟以及硬件解决方案总体成本的减少。

作者：Khader Shareef

责编：Amy Guan

↓↓ 点击“阅读原文”免费订阅杂志 ↓↓

继续滑动看下一个