NanoRes.[器件]│韩成、时玉萌团队通过金属调控二维层状SnSe表面的自然氧化层，实现具有超低接触电阻的高性能场效应晶体管
作者：Nano Research 2023-09-20
本篇文章版权为韩成/时玉萌团队所有，未经授权禁止转载。
在过去的几十年中，二维（2D）半导体已经成为下一代电子和光电子技术的有力的候选者，其原子级薄的特性和无悬挂键的表面为克服场效应晶体管（FETs）中的短沟道效应提供了新的可能性。锡化硒（SnSe）作为IV–VI族金属硫族化合物之一，具有约0.9 eV的间接带隙和约1.3 eV的直接带隙，在各种器件应用中均显示出具有巨大的潜力，如FETs、人工突触、存储器、红外光电二极管和光伏器件等。迄今为止，大多数研究工作致力于提高体相SnSe的热电性能，因为它具有极好的热电特性（热电性能参数（ZT）在923 K时约为2.6）。基于二维层状(2D) SnSe的高性能电子器件（尤其是FETs）的研究和应用仍处于起步阶段。最近有报道称，在暴露在空气中时SnSe表面会形成一层薄的自然氧化层（SnOx ），但该氧化物层对SnSe FETs的接触性质的影响却尚未有过研究。尽管界面氧化物可以作为缓冲层，保护2D半导体免受金属蒸镀时带来的破坏或抑制金属引起的能带差异状态（MIGS），但氧化物层的存在不可避免地会增大隧穿宽度，从而阻碍载流子注入，增加接触电阻（R c ）。因此，深入理解金属/SnSe界面，并开发有效的策略来减小界面氧化物的影响对于优化SnSe FETs的接触非常有益。
有鉴于此，深圳大学韩成（通讯作者）和时玉萌教授团队 报道了一种通过铬（Cr）金属调控2D SnSe上的自然氧化层的方法，实现了具有超低接触电阻的高性能场效应晶体管。与其他金属（In、Ag、Ti、Pd和Au）相比，使用Cr接触的SnSe FETs在关键参数方面表现出色，包括高电子迁移率（在78 K时达到约606 cm2 /(V·s)）、高开关比（超过1010 ）、高饱和电流（约550 μA/μm）和较低的亚阈值摆幅（SS）（在300 K时约为341 mV/dec）。特别的是，使用Cr接触的器件呈现出较低的肖特基势垒（约为30 meV），以及极低的接触电阻（约为425 Ω μm）。进一步的光谱分析揭示了沉积的Cr原子层可以使自然氧化层SnOx 还原为Sn，从而减小了电子注入的隧穿势垒。这项研究为基于SnSe的下一代电子和光电子器件的发展提供了新的可能性。
图1 不同金属接触下的SnSe FETs电输运特性(a) 以300纳米SiO2 作为介电层的SnSe FET示意图。(b) 不同金属接触下的SnSe FET的I ds -V g 曲线。栅极电压从-60 V扫描至50 V，V ds = 1 V。(c) 在V g = 50 V时，不同金属接触下的SnSe FET的I–V 输出曲线。(d) SnSe FETs的电子迁移率和开关比的统计分布。
首先研究了用不同金属作为接触电极的2D SnSe FETs的性能。2D SnSe FET的器件结构如图1(a)所示，10纳米的Cr/In/Ag/Ti/Pd和60纳米的Au极依次沉积在约20-25纳米的层状SnSe上构成接触电极。所有SnSe器件的电性能测量均在高真空条件下进行（~ 108 mbar），以消除氧气和水的影响。图1(b)展示了不同金属接触下SnSe FET的转移特性（I ds -V g ）曲线。在从-60 V到50 V的V g 正向扫描过程中，I ds 从关(Off)态逐渐变化为(On)态，表明所有制作的SnSe FETs均具有n型单极性输运的特点。其中，Cr接触的SnSe FET表现出最高的开态电流（~ 82 μA/μm）和最低的关态电流（~ 70 fA/μm），实现了超过109 的电流高开关比和常温下极高的电子迁移率（~ 330 cm2 /(V·s)）。图1(c)展示了在50 V栅极电压下的I-V输出曲线，只有Cr和In接触的器件显示出线性特性，其他则表现为肖特基接触，说明其存在良好的欧姆接触。图1(d)展示了不同金属接触下SnSe晶体管的电子迁移率和开关比的统计分布，与其他金属接触相比，Cr接触的SnSe器件表现出最佳的FET特性，即高载流子迁移率（208 ± 71 cm2 /(V·s)）和高电流开关比（107 –10 9 ）。
图2 肖特基势垒高度和接触电阻的提取(a) 不同金属（In、Ag、Ti和Cr）与SnSe的能带图。此处TL指可能存在的隧穿层。(b)在平带条件(FL)下提取出相应的肖特基势垒高度。(c) 实验确定的肖特基势垒高度相对于金属功函数的演变，拟合斜率约为0.38。(d) 通过TLM方法测量Cr接触的SnSe FET的接触电阻。(e) 在V g = 50 V（ne约为5.25× 1012 cm−2 ）时，不同沟道长度的I–V 输出曲线。(f) 在不同栅压下总电阻的线性拟合。此处y截距即为2倍接触电阻（2R c ）。 金属与二维半导体之间的电荷载流注入主要受肖特基势垒(SB)的影响，其遵循肖特基-莫特公式：Φ SB = Φ M - Χ S ，其中Φ SB 为肖特基势垒高度，Φ M 表示金属的功函数，Χ S 为半导体的电子亲和能。图2(a)显示了SnSe与四种金属（In、Ag、Ti和Cr）之间的能带对齐图。理论上，SnSe的Φ SB 随着In到Cr应该逐渐增加，而接触质量和器件性能会逐渐减弱。然而，这与图1中的电学测试结果不相符。因此，进行了温度依赖实验以获取各个金属与SnSe之间的实际Φ SB 。图2(b)展示了这四种金属（Cr、In、Ag和Ti）接触下的激活能（Active Energy）随栅极电压变化的图像，在平带条件下（V g = V FB ）可以提取出对应的SB高度，分别约为30、78、98和178 meV。In、Ag和Ti的SB高度遵循Schottky-Mott趋势，且具有约0.38的钉扎系数，暗示着SnSe存在费米能级钉扎。而Cr的SB高度不符合这种演变趋势，其原由将在后续中进一步地探讨。总的来说，Cr与SnSe之间极小的SB高度可以极大地提高从Cr电极向SnSe通道注入电子的效率，从而在高静电掺杂下实现欧姆接触，最终得到具有较好性能的器件。 此外，接触电阻R c 是量化晶体管中接触质量的关键参数，因为它直接影响器件工作时的电流和功耗的大小。如图2(d)所示，具有相同宽度但不同沟道长度的Cr-SnSe FET被制造出来并通过TLM来拟合出其接触电阻。图2(e)展示了在V g = 50 V下，Cr-SnSe FET随沟道长度变化的输出曲线。根据欧姆定律，可以从低偏压区域的线性拟合中得到归一化宽度的总电阻（R tot ）。图2(f)描绘了在V g = 30、40和50 V下R tot 对沟道长度的依赖关系，其中线性拟合的y截距对应于总接触电阻（2R c ），约为850 Ω·μm，是迄今为止所有基于2D SnSe 的FETs的最低值。
图3 Cr修饰SnSe的XPS和EDX测量 (a) Cr沉积前后的Se 3d和(b) Sn 3d的XPS结果。(c) 单质Cr和覆盖了SnSe的Cr 2p的XPS结果。(d) SnSe的截面高分辨透射电子显微镜图像（HRTEM）。(e) SnSe的EDX结果和相应的元素比。(f) Cr沉积后SnSe的截面HRTEM。(g) Cr沉积后SnSe的EDX结果和相应的元素比。 运用X射线光电子能谱（XPS），可以更进一步的理解Cr对SnSe接触的调控机理。图3(a)显示了SnSe中的Sn 3d核心能级测试结果，通过峰值拟合，可以看到其具有Sn2+ （493.9和485.5 eV）和SnOx （494.9和486.4 eV）的特征峰，说明SnSe中存在自然氧化层。而当Cr沉积在SnSe后，在更小的束缚能侧出现了新的峰（绿线）。这些新峰位于493和484.5 eV处，为单质Sn的Sn 3d3/2 和3d5/2 核心能级；同时，SnOx 的强度明显减弱，说明了有SnOx 被Cr还原为Sn。图3(b)显示了Cr沉积前后Se 3d的核心能级变化情况。可以观察到Se 3d3/2 和Se 3d5/2 的能级在Cr沉积后发生了正向偏移，分别从54.2增加到54.5 eV、从53.3增加到53.6 eV，这可能来自于单质Sn的电子掺杂。图3(c)显示了单质Cr和Cr覆盖了SnSe后的Cr 2p核心能级，可以看到两者均可以分为两个组分，即单质峰（583.3和573.9 eV）和氧化峰（CrOy ）（586.3和576.5 eV）。前者相较后者，可以观察到更强的CrOy 信号和更弱的Cr信号，亦证明了Cr还原SnOx 后生成了更多的CrOy 。对于其他金属，包括Ti、Ag和In，并未发现元素Sn的存在或SnOx 信号的减弱，这表明只有Cr能够诱导SnOx 的还原。 此外，截面高分辨透射电子显微镜（HRTEM）和电子能谱X射线能量散射谱（EDX）也被用来研究Cr诱导还原的过程。如图3(d)所示，截面HRTEM显示了沿[011]的SnSe的晶格结构，其与先前的报道一致。图3(e)展示了SnSe表面不同元素的EDX映射和相应的原子比例。值得注意的是，单晶SnSe（区域3）表面检测到两个非晶层，分别标记为区域1（约1.8 nm）和区域2（约1.5 nm）。其中区域3中的Sn和Se具有近乎1:1的均匀分布的原子比例。而在区域2中，Sn信号的强度明显减小，而Se信号基本保持不变，使得该层的Sn:Se比例约为0.78:1，成为Se富集层。相反地，在区域1中，Se信号变弱，而强烈的O信号出现，此时该区域O:Sn:Se = 2.8:1.98:1，表明主要由SnOx 构成。因此，可以得出结论，SnSe表面的Sn-Se键在暴露过空气后断裂，导致在区域1中形成Sn-O键，并留下Se富集的区域2，这与之前的文献报道现象一致。图3(f)显示了Cr修饰SnSe后的截面HRTEM。类似的，三个不同区域展示了不同的结构特征和元素分布，如图3(g)所示。区域3仍对应于单晶SnSe，其Sn:Se比例为0.98:1，基本与未经Cr沉积时相同。区域1主要由Cr和少量氧组成，表明表面存在Cr金属和CrOy。而位于Cr和晶体SnSe之间的区域2（约1.5 nm）的元素分布为Cr:O:Sn:Se = 2.6:3.4:0.92:1，代表了SnSe与Cr之间的过渡层。值得注意的是，Cr沉积后，SnSe的天然氧化物（图3(e)中的区域2）几乎消失。 以上结果清晰解释了为什么Cr接触的FET表现出最佳的器件性能和最小的SB高度：（1）层状SnSe上的天然氧化物会引发相当大的隧穿势垒，极大地限制了金属（In、Ag和Ti）与SnSe之间的载流子传输。相反，Cr的沉积可以减少SnSe最外层的SnOx ，从而增强Cr接触的SnSe FET的载流子隧道效率。（2）Cr的SB高度明显偏离了图2(c)中的线性拟合曲线，表明SnSe在其导带处具有强钉扎效应。这可以通过减薄的SnOx 层来理解，其他金属需要该氧化层来抑制MIGS从而去钉扎。因此，在SnOx 的变薄、Cr被钉扎在SnSe导带后，SnSe FET实现了最佳的器件性能。
图4 高性能Cr-SnSe FET的温度依赖性测量(a)具有石墨烯/h-BN/SnSe三明治结构的Cr-SnSe FET的光学图像。(b)温度依赖的I ds -V g 曲线。(c) 温度依赖的I ds -V g 曲线的线性变化。(d) 在不同温度下（V ds 从0到-3 V范围内）的I-V 曲线。(e) 电子迁移率随温度变化的演变。(f) 亚阈值摆幅（SS）和阈值电压（V th ）随温度变化的图像。
图5 Cr接触的SnSe 短沟道器件的电学性能(a) 沟道长度约为400和200纳米的SnSe FET的I ds -V g 曲线。(b) 400纳米沟道的I–V 输出曲线。(c) 200纳米沟道的I–V 输出曲线。 更进一步地，使用层状h-BN作为电介质层制造了Cr接触的SnSe FETs，以优化器件性能，如降低阈值电压（V th ）、亚阈值摆幅（SS）和界面散射等。如图4(a)所示，在SiO2 以少层石墨烯作为底栅电极，约15 nm的h-BN作为电介质，制作了Cr接触的SnSe高性能FET。图4(b)（c）显示在不同温度下（从78到300 K），该器件的I ds -V g 特性曲线。在所有温度下，都实现了超过1010 的高电流开关比，且该值可通过减小测试电表（SMU）的暗噪声来进一步提高。有趣的是，在栅极电压为约3 V时，可以观察到典型的金属-绝缘体转变（MIT）行为的明确交叉点，说明Cr接触的SnSe器件中具有非常良好的接触质量。图4(d)显示了在78到300 K之间（V g = 5 V）的输出曲线。饱和电流在室温下可以达到约240 μA/μm，在低温78 K下进一步提高到约330 μA/μm。电子场效应迁移率随温度变化的演变如图4(e)所示，在78 K时可以达到约606 cm2 /(V·s)。图4(f)显示了SS和V th 随温度变化的演变，SS从132 mV/dec线性增加到341 mV/dec，揭示载流子在接触处的注入受热电子发射理论（thermionic emission）支配，而不是场隧穿(field tunneling)。此外，V th 在温度降低时发生正向漂移，这亦符合热电子发射理论。此外，了探究2D SnSe作为未来电子器件的沟道材料的潜力，测量了短沟道SnSe FETs的饱和电流。图5(a)显示了厚度约为23 nm的SnSe在沟道长度分别为200 nm和400 nm时输出转移特性曲线。图5(b)和图5(c)显示了随着栅极电压变化的I-V 输出曲线，可以看到，当沟道长度为400 nm和200 nm时，器件显示出极高的饱和电流，分别为约330和550 μA/μm，这达到了迄今为止所有基于2D SnSe 的FETs的最高值。 通讯作者：韩成 ，深圳大学长聘副教授，深圳市海外高层次孔雀B类人才，博士毕业于新加坡国立大学物理系。主要从事低维纳米材料表面与界面的基础研究，以及界面调控在光电子器件与催化储能等方面的应用。目前主持国家自然科学基金与深圳市基础研究等诸多项目，已在材料、物理、化学等领域国际权威期刊上发表论文50余篇，其中以第一作者和通讯作者发表领域内顶级期刊10余篇，包括Nature Communications、Chemical Society Reviews、Advanced Materials、Nano Letters、ACS Nano、Angewandte Chemie International Edition 等等，总引用>2000 次。获得国际PCT和中国发明专利授权多项。
时玉萌 ：国家级青年专家，深圳大学电子与信息工程学院特聘教授，博士生导师，深圳大学新锐研究生导师。现担任深圳大学第七届学术委员会委员，广东省二维材料信息功能器件及系统工程中心副主任。Editorial Board Member of iScience by Cell Press and Nanomaterials by MDPI。分别于2018，2019，2020，2021入选科睿唯安(Clarivate)物理类及材料科学类全球高被引学者（Highly Cited Researchers）， 2021年入选爱斯唯尔(Elsevier)全球前2%顶尖科学家 (World’s Top 2% Scientists)，光学工程领域“中国高被引学者”(Most Cited Chinese Researchers)，及“终身科学影响力排行榜”榜单（1960-2021 Career-Long Impact）。时玉萌博士，2011年毕业于新加坡南洋理工大学材料科学与工程学院，2011-2016年间分别于新加坡南洋理工大学，美国麻省理工学院，新加坡科技与设计大学，沙特阿普杜拉国王科技大学任Research Fellow。2016年获国家人才引进项目支持归国工作。主要研究方向着力于低维纳米信息光电材料合成制备及应用。基于对低维纳米材料生长行为的研究，可控制备多种具有独特构效特性及空间堆垛结构的新型低维材料。借助原位稳态、瞬态光电表征技术，探索低维材料表界面构效关系下的电荷输运及激子行为，拓展新型材料在半导体光电子及能源器件中的应用。目前已在Science, Chemical Reviews, Materials Today, Chemical Society Reviews, Nature Communications, Advanced Materials, Advanced Functional Materials, ACS Energy Letters, Advanced Science, Nano Letters, ACS Nano, Angewandte Chemie International Edition 等高影响力学术期刊发表论文200余篇，总引用>22,000次，H-index 50。
课题组网站：http://2dots.hexinli.org/list-321.html
招聘信息： 课题组常年对外招聘博士后，优秀应聘者可与新加坡国立大学等海外高等院校联合培养，薪酬税后33-36万RMB/年，留深工作可获得深圳各项人才补贴政策。
研究方向：
1. 二维或低维材料光电子器件的开发、改性与功能化（逻辑电子器件、光电转换器件、存储与神经突触器件等）
2. 二维或低维光电子材料的生长及物性研究（CVD、MBE、PLD等方法，电学输运、PL/Raman光谱、SHG、偏振极化等研究）
3. 二维或低维材料的表面与界面研究（基于XPS/UPS及同步辐射光电子能谱/低温扫描隧道显微镜技术/荧光拉曼光谱技术等）
应聘条件：
1. 博士期间发表高水平SCI论文3篇及以上。
2. 事业心强，身体健康，年龄35周岁以下。
3. 博士学位在三年内取得。
资讯
京公网安备 11010802027423号